[发明专利]电压控制阻抗合成器

权利要求书

1.阻抗合成器，包括：

串联连接的至少一个二端阻抗模块；

各阻抗模块的两个终端之间串联连接的至少一个二端阻抗元件；

其中，各阻抗模块內所有阻抗元件的阻抗值相同；阻抗模块之间阻抗元件值的比率为Z₁：Z₂：Z₃：......Z_m：......由小至大排序，Z₁：Z_m＝1：Π(N_i+1)，其中i＝1到m-1，Z_m是第m个阻抗模块的每个阻抗元件的阻抗值，N_i是第i个阻抗模块中阻抗元件的总数，Π是数学乘法运算符；

各阻抗模块內相应数目的可控开关，可将指定数目的阻抗元件短路；和

控制各开关的装置。

2.如权利要求1所述的阻抗合成器，其中所有阻抗模块的阻抗元件的品质因数相同。

3.如权利要求1所述的阻抗合成器，其中控制各开关的装置包括一个模拟-数字转换器，將一个阻抗合成器的模拟控制信号转换为数字形式以控制各开关。

4.如权利要求3所述的阻抗合成器，其中控制各开关的装置包括一个数字函数发生器，將指定的功能函数加至数字形式的控制信号。

5.如权利要求4所述的阻抗合成器，其中控制各开关的装置包括一个开关模式编码器，將开关控制信号转换成开关模式。

6.如权利要求2所述的阻抗合成器，其中控制各开关的装置包括：

一个模拟-数字转换器，將阻抗合成器的模拟控制信号转换为数字形式；

一个耦合到模拟-数字转换器输出端的数字函数发生器，將指定的功能函数加至数字形式的控制信号；和

一个耦合到数字函数发生器输出端的开关模式编码器，將控制信号转换为控制开关的开关模式。

7.阻抗合成方法，包括：串联连接至少一个二端阻抗模块；

各阻抗模块两端之间，串联连接至少一个二端阻抗元件；

其中，各阻抗模块內所有阻抗元件的阻抗值相同；阻抗模块之间阻抗元件值的比率为Z₁：Z₂：Z₃：......Z_m：......由小至大排序，Z₁：Z_m＝1：Π(N_i+1)，其中i＝1到m-1，Z_m是第m个阻抗模块的每个阻抗元件的阻抗值，N_i是第i个阻抗模块中阻抗元件的总数，Π是数学乘法运算符；

在各阻抗模块內相应数目的开关將指定数目的阻抗元件短路；和

由一个控制装置，控制各开关。

8.如权利要求7所述的方法，其中所述控制装置，是一个开关模式编码器。

9.如权利要求8所述的方法，进一步包括通过耦接至开关模式编码器输入端的一个数字函数发生器，將指定的功能函数加至数字形式的控制信号。

10.如权利要求9所述的方法，进一步包括由耦合到数字函数发生器输入端的一个模拟-数字转换器，將阻抗合成器的模拟控制信号转换为数字形式。