[发明专利]智能远存储器带宽缩放

说明书

技术领域

本发明的实施例涉及存储器带宽管理。更特别地，本发明的实施例涉及用于管理多级存储器子系统中的带宽的技术。

背景技术

计算系统和装置典型地包含由动态随机存取存储器(DRAM)组成的适当的主存储器，来存储系统非易失性盘存储的内容的子集。主存储器用于减少等待时间并且增加系统处理器的带宽来存储并且从盘存储取回存储器操作数。

DRAM封装件(例如，双列直插存储器模块(DIMM))受限于它们的存储器密度方面，并且还典型地比非易失性存储器存储贵。最近，为增加系统的大小，主存储器需要多个DIMM，这增加了系统的成本和体积。增加系统体积不利地影响系统的形状因子(例如，大的DIMM存储器等级在移动客户空间中是不理想的)。

发明内容

根据一方面，提供一种存储器带宽管理方法，包括：在两级存储器(2LM)系统中监测至少远存储器的远存储器带宽利用率；基于监测的远存储器带宽利用率来动态地修改可用的远存储器带宽可用性；以及响应于可用的远存储器带宽的修改来动态地修改至少一个处理核的操作状态。

根据另一方面，提供一种存储器带宽管理设备，包括：多个处理核，能够在具有不同功耗级别的至少两个操作状态中操作；存储器系统控制器，耦合到所述多个处理核，所述存储器系统控制器控制与易失性存储器装置和非易失性存储器装置的通信，所述存储器系统控制器将所述易失性存储器装置和所述非易失性存储器装置管理为两级存储器(2LM)，其中所述易失性存储器操作为近存储器并且所述非易失性存储器操作为远存储器，用于监测至少所述远存储器的远存储器带宽利用率，并且用于基于监测的远存储器带宽利用率来动态地修改可用的远存储器带宽可用性；其中响应于可用的远存储器带宽的修改而动态地修改至少一个处理核的操作状态。

附图说明

在附图的图中以示例的方式而不以限制的方式来图示本发明的实施例，其中相似的参考标号指代类似元件。

图1是两级系统主存储器系统的一个实施例的框图。

图2是在2LM架构中管理存储器带宽的技术的一个实施例的框图。

图3在具有2LM存储器的片上系统(SoC)架构的一个实施例的框图。

图4是用于在2LM架构中管理存储器带宽的技术的一个实施例的流程图。

具体实施方式

在下文的描述中，阐述了许多具体细节。然而，没有这些具体细节也可实践本发明的实施例。在其它实例中，没有详细地示出熟知的电路、结构和技术以便不模糊此描述的理解。

本文描述用于带宽管理的技术。在一个实施例中，带宽管理针对包括两级存储器(备选地在本文称作为“2LM”)的系统主存储器，两级存储器包含系统盘级存储的高速缓存子集(例如，除运行时间数据以外)。此主存储器包含第一级(备选地在本文称作为“近存储器(near memory)”)和第二级(备选地在本文称作为“远存储器(far memory)”)，该第一级是由例如DRAM构成的较小、较快的存储器，并且该第二级包含(相对于近存储器)较大、较慢的易失性存储器(例如，DRAM)或非易失性存储器存储(例如，闪速存储器)。

在一个实施例中，远存储器被呈现为主机操作系统(OS)的“主存储器”，而近存储器是对OS透明的用于远存储器的高速缓存，因此将以下描述的实施例渲染为显得与现有技术主存储器解决方案相同。两级存储器的管理可由经由主机处理核执行的逻辑和模块的组合来完成。近存储器可经由用于有效率的处理的高带宽、低等待时间的互连而耦合到主机处理核。远存储器可经由较低带宽、较高等待时间的互连(相比于近存储器的互连)而耦合到处理核。

图1是两级系统主存储器系统的一个实施例的框图。系统主存储器100向处理器110提供运行时间数据存储以及系统盘存储存储器(未示出)的内容的访问。在一些实施例中，处理器110可包含高速缓存存储器，它可存储主存储器100的内容的子集。

在一个实施例中，主存储器100包含示为近存储器120(例如，DRAM)的易失性存储器级、以及示为远存储器130的存储器级。远存储器可包括易失性或非易失性存储器。在本实施例中，近存储器120用作远存储器130的低等待时间和高带宽(即，对于处理器110访问而言)的高速缓存，远存储器130可具有较低的带宽和较高的等待时间(即，对于处理器110访问而言)。