[发明专利]GPU和FPGA组件之间的直接通信的方法和系统

说明书

背景

计算设备的用户已经经历了关于时钟缩放的困难，并且开发者和用户由此已经在主流中探索并行计算。多核中央处理单元(CPU)、图形处理单元(GPU) 和现场可编程门阵列(FPGA)越来越多地被用于计算需求。

概述

根据一个大体方面，系统可包括位于计算设备上的一个或多个处理器以及存储可由这一个或多个处理器执行的指令的至少一个有形计算机可读存储介质。可执行指令可被配置成使得计算设备获得标识用于直接访问现场可编程门阵列(FPGA)的存储器的地址的虚拟指针。此外，计算设备可启动虚拟指针到与FPGA外部的图形处理单元(GPU)相关联的GPU驱动程序的传输。此外，计算设备可经由FPGA外部的总线接口启动GPU和FPGA之间数据的直接传输，而无需作为中间操作来将数据存储在中央处理单元(CPU)的存储器中。

根据另一方面，发起对在图形处理单元(GPU)和现场可编程门阵列 (FPGA)之间传输数据的请求。数据可经由FPGA外部的总线接口在GPU和 FPGA之间被直接传输，而无需作为中间操作来将数据存储在中央处理单元 (CPU)的存储器中。

根据另一方面，系统可包括图形处理单元(GPU)和现场可编程门阵列 (FPGA)。系统还可包括总线接口，该总线接口在FPGA的外部并被配置为直接在GPU和FPGA之间传输数据，而无需作为中间操作来将数据存储在中央处理单元(CPU)的存储器中。

提供本概述是为了以简化的形式介绍将在以下详细描述中进一步描述的概念选择。本概述并不旨在标识所要求保护主题的关键特征或必要特征，也不旨在用于限制所要求保护主题的范围。一个或多个实现的细节在以下的附图和说明书中阐述。其他特征将从说明书和附图以及权利要求书中显而易见。

附图

图1是用于GPU和FPGA组件之间直接通信的示例系统的框图。

图2是用于GPU和FPGA组件之间间接通信的示例系统的框图。

图3是用于GPU和FPGA组件之间直接通信的示例系统的框图。

图4是用于GPU和FPGA组件之间直接通信的示例系统的框图。

图5是示出用于GPU和FPGA组件之间直接通信的示例系统的示例操作的流程图。

图6是示出用于GPU和FPGA组件之间直接通信的示例系统的示例操作的流程图。

图7是示出用于GPU和FPGA组件之间直接通信的示例系统的示例操作的流程图。

具体实施方式

I.介绍

多核中央处理单元(CPU)、图形处理单元(GPU)和现场可编程门阵列 (FPGA)可被用于填充时钟速率和预期性能增加之间遗留的计算间隙。这些组件类型中的每一个可提供稍微不同的属性。例如，CPU可向编程和本地浮点支持的容易性提供复杂且麻烦的存储器系统以及显著的操作系统开销。

例如，GPU可向细粒度单指令、多数据(SIMD)处理和本机浮点提供流存储器体系架构和更困难的编程环境。例如，FPGA可提供处理、控制和对接方面的有利的灵活度，同时伴有稍微麻烦的浮点支持的更高的编程困难和更低的时钟速率。

图形处理单元(GPU)已经被用于图形应用许多年，诸如游戏和计算机辅助设计。近来，GPU已经被用于其它任务，诸如图形处理、搜索和其它更一般的应用。现场可编程门阵列(FPGA)已经被用于各种专用计算任务。例如，虽然FPGA和GPU两者均可被视为专用处理器，但是每一方可在某些事物上比其它方更好地运作。由此，例如，在两者之间能够实现直接通信路径可以是有利的，该路径允许每一方执行其最适应的任务，并接着将计算任务转交到另一方以供进一步处理。

作为另一示例，在开发过程中算法从一方移植到另一方有些时候可以是期望的，因为计算、金钱或其它压力影响期望的实现。因此，能够将数据直接从一方发送到另一方，使得移植过程可被增量式地处理可以是有利的，从而允许算法部分地在FPGA上运行并部分地在GPU上运行。

例如，这个传输可基于将主个人计算机(PC)使用为用于数据的中间停止点来被实现。然而，这种类型的传输可以是相对慢的、更资源密集的且可能不能扩展到较大的系统。在此讨论的示例技术可提供直接通信，而无需必须通过主PC的主存储器。例如，用于提供FPGA和GPU之间直接通信的技术可提供更低的等待时间传输、更高的带宽传输和/或更高的聚集系统带宽。