[发明专利]用于测试装置的接口电路

说明书

背景技术

集成电路(IC)的设计和开发是复杂、耗时、和昂贵的过程。为了辅助这些活动，设计团队经常使用现场可编程门阵列(FPGA)，FPGA为可以为用于IC设计的测试和原型设计方面的目的的可编程IC。许多FPGA提供各种可配置接口，例如可以用于避免昂贵和耗时的过程而执行专用集成电路(ASIC)设计和制造的高速输入/输出(IO)模块。FPGA的灵活性和多功能性提供了在协议和电属性方面都符合成本效益标准的测试装置。然而，大多数FPGA的可配置高速串行IO模块(如果不是所有的)都基于电流模式逻辑(CML)收发器并且因此与诸如电压模式逻辑这样的其它电信令模式不兼容。

IC开发的一个领域关于设计包含有基于移动行业处理器接口(MIPI)联盟MIPI M-PHY规范版本1.00.00-2011年2月8日(MIPI董事会于2011年4月28日批准)(在下文中称为MIPI M-PHY规范)的物理层的IC，MIPI M-PHY规范正在被广泛采用为用于移动设备内的串行接口的高速低功率IO标准。该物理层(在本文中称为M-PHY)被开发为独立物理层，并且旨在结合各个更高层协议而使用。

附图说明

图1为根据本发明的实施例的系统的高层视图的框图。

图2为根据本发明的实施例的测试装置的示意图。

图3为根据本发明的实施例的检测机制的示意图。

图4为根据本发明的实施例的用于使电流模式信号适应于由基于电压模式的接收器接收的方法流程图。

图5为根据本发明的实施例的用于使电压模式信号适应于由基于电流模式的接收器接收的方法流程图。

图6为根据本发明的实施例的片上系统(SoC)的框图。

图7为根据本发明的实施例的系统的框图。

具体实施方式

在各个实施例中，可以提供接口逻辑以使得FPGA或根据CML电信令模式进行通信的其它电路能够适应于根据不同电信令模式(例如，电压模式逻辑)进行通信的其它电路。在特定实施例中，这种接口逻辑可以使得FPGA的CML接口能够与诸如根据MIPI M-PHY规范的被测设备(DUT)的电压模式收发器这样的电压模式接口兼容。一般来说，可以使用不同信号来实现CML信令和电压模式信令两者；然而，不同模式可以在不同共模电平上运行，尽管他们可提供具有相同摆动(swing)的信号。在实施例中，可以使用各种现成的组件和射频(RF)模块来实现该接口逻辑。

通过这种方式，例如使用现成的组件和RF模块，可以使得FPGA的CML接口与电压模式收发器兼容。可以通过使得一个或多个CML收发器模块能够仿真M-PHY接口的电属性，并且使得在FPGA中实现的协议引擎(例如，IC原型设计的引擎)能够与具有电压模式信令的现实世界中的设备(例如，基于M-PHY的设计)进行通信而实现该兼容性。

通过利用FPGA的可配置高速IO模块，可以出现基于MIPI M-PHY的IO协议的成本高效和快速的开发，而同时避免用于ASIC设计和制造的昂贵和耗时的过程。并且FPGA的灵活性和多功能性提供了在协议和电属性方面都符合成本效益标准的测试装置。

尽管本发明的范围并不限于该方面，但是实施例可以用于对各种设备(例如，外围设备)的IC开发，例如，根据UniPro规范(2011年4月28日发布的1.40.00版本)的Unipro^TM，根据开发相机串行接口(CSI-3)版本3的相机设备等。M-PHY独立的实质和架构上的低功率属性还使得其对于与个人计算机(PC)平台中流行的串行IO技术相适应有吸引力。例如，M-PHY可以适应于结合超高速通用串行总线(USB)或外围设备互连高速(PCIe^TM)协议使用，以开发用于未来平台的新的低功率IO技术，并且通过使诸如超高速芯片间互连(SSIC)标准(也被称为低功率超高速USB)和低功率PCIe^TM的通信协议的上层与M-PHY物理层相适应而开发行业范围内的其它创始方案(initiatives)，例如SSIC标准和低功率PCIe^TM。