[发明专利]使用至少两个掩模的阶梯形成

说明书

技术领域

本发明大体来说涉及半导体存储器设备及形成方法，且更特定来说，涉及用于使用至少两个掩模的阶梯形成的设备及方法。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式存储器(例如，RRAM)及快闪存储器以及其它存储器。

存储器装置针对宽广范围的电子应用用作易失性及非易失性数据存储装置。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。非易失性存储器可用于(举例来说)个人计算机、便携式记忆体卡、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中。

存储器装置可包括存储器单元的存储器阵列，其可布置成各种二维或三维配置。举例来说，耦合到存储器阵列的电路可布置成实质上平面配置。使用互连来耦合存储器单元及相关联电路。

附图说明

图1是三维(3D)存储器装置的一部分的现有技术透视图。

图2是图解说明存储器阵列与串驱动器之间的连接的现有技术示意图。

图3是图解说明3D存储器阵列与平面串驱动器之间的连接的现有技术经隔离透视框图。

图4A到4F是图解说明使用收缩光致抗蚀剂的阶梯形成的侧视图的现有技术框图。

图5A到5F是图解说明根据本发明的一或多个实施例的使用收缩光致抗蚀剂的阶梯形成的俯视图的框图。

图6A到6B是图解说明在四个方向上的阶梯形成的现有技术框图。

图7A是图解说明根据本发明的一或多个实施例的使用两个掩模的在两个方向上的阶梯形成的框图。

图7B是图解说明根据本发明的一或多个实施例的使用两个掩模的在一个方向上的阶梯形成的框图。

图8A到8L是图解说明根据本发明的一或多个实施例的使用两个掩模的在一个方向上的阶梯形成的框图。

具体实施方式

本发明提供用于例如在存储器装置中使用至少两个掩模的阶梯形成的设备及方法。一种实例性方法可包含：在导电材料上方形成第一掩模以界定第一经暴露区域，及在所述第一经暴露区域的一部分上方形成第二掩模以界定第二经暴露区域，所述第二经暴露区域小于所述第一经暴露区域。从所述第二经暴露区域移除导电材料。所述第二掩模的初始长度小于所述第一经暴露区域的长度且所述第二掩模的初始宽度为至少所述第一经暴露区域的宽度加等于所述第二掩模的所述初始长度与在形成阶梯结构之后所述第二掩模的最终长度之间的差的距离。

在本发明的以下详细描述中，参考形成本发明的一部分的所附图式，且图式中以图解说明的方式展示可如何实践本发明的一或多个实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的所述实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电及/或结构改变。

本文中的图遵循其中第一个数字或前几个数字对应于绘制图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。如将了解，本文中可添加、交换及/或去除各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，图中所提供的元件的比例及相对比例尺打算图解说明本发明的各种实施例且并非用于限制意义。

术语“第一”、“第二”、“第三”及“第四”可在本文中及/或在权利要求书中使用，仅为便于彼此区别各种图的命名。此类术语的使用未必暗示材料为不同组合物，而是有时用于区分在不同高程、不同时间或以不同方式形成的材料(即使为相同组合物)。此类术语的使用并不打算传达特征的特定排序，包含但不限于形成的次序。

图1是三维(3D)存储器装置100的一部分的现有技术透视图。举例来说，存储器装置100可包括NAND快闪存储器阵列。存储器装置100包含正交于若干个导电线(例如存取线105及/或数据线102)定向的若干个垂直串联耦合存储器单元串103。如本文中所使用，A“耦合到”B指A与B以操作方式耦合在一起，例如其中A与B彼此电连接，例如通过直接欧姆连接或通过间接连接(例如，经由C)。为清楚起见，各种导电线之间的绝缘材料从图1省略。导电材料可由(举例来说)多晶硅或其它经掺杂或未经掺杂材料形成。绝缘材料可由(举例来说)氧化物或其它电介质材料形成。