[发明专利]具有微处理器系统的装置

说明书

技术领域

本发明涉及一种具有根据权利要求1的前序部分的特征的装置。

背景技术

这样的装置由德国公开文献DE 197 16 197 A1公开。在这种装置中设置有微处理器系统，其这样编程，使得进行冗余的数据处理。为此，将相同的应用程序执行至少两次，并且利用比较组件将至少两次程序执行的结果彼此进行比较。

发明内容

本发明要解决的技术问题是，给出一种能够特别可靠地识别错误行为的装置。

根据本发明，上述技术问题通过具有根据权利要求1所述的特征的装置来解决。根据本发明的装置的有利构造在从属权利要求中给出。

根据本发明，依此设置为微处理器系统这样编程，使得在所述微处理器系统上，至少两个仿真器以软件方式模拟不同的微处理器，至少两个模拟的微处理器中的每一个微处理器单独地执行相同的应用程序，并且利用比较组件将至少两个模拟的微处理器的结果进行比较。

根据本发明的装置的主要优点在于，由于使用以软件方式模拟不同的微处理器的不同的仿真器，能够可靠地识别硬件的自发的错误行为。这归因于，应用程序的不同的运行由两个模拟的微处理器进行，因为模拟的微处理器彼此不同，从而硬件的错误行为导致不同的中间结果或者导致不同的输出信号。由此能够非常可靠地识别自发的错误行为。

为了能够识别存储器的硬件区域中的错误，对模拟的微处理器分别单独分配存储区域被视为是有利的。

当仿真器分别这样编程，即，由仿真器模拟的微处理器在存储区域中存储数据或者从存储区域中读出数据时，分别使用与另外的模拟的微处理器中的至少一个的地址结构、优选与所有另外的模拟的微处理器的地址结构不同的地址结构时，通过存储器错误使得能够特别可靠并且由此有利地识别错误可识别性。

替代地或附加地可以设置，在进行存储时也使用不同的数据结构；相应地，仿真器分别这样编程，即，由仿真器模拟的微处理器在存储区域中存储数据或者从存储区域中读出数据时，分别使用与另外的模拟的微处理器中的至少一个的数据结构、优选与所有另外的模拟的微处理器的数据结构不同的数据结构，被视为是有利的。

微处理器系统例如可以由单个处理器构成，其在多任务运行中几乎同时地执行两个仿真程序，并且在此模拟至少两个微处理器。

然而，考虑到进行错误识别时的特别高的安全性，微处理器系统具有并行并且彼此独立地工作的至少两个或多个单个的处理器和/或至少两个或多个处理器核，被视为是有利的。

考虑到装置的低成本，微处理器系统包括具有至少两个处理器核的多核处理器，被视为是有利的。优选每个处理器核分别执行单独分配的仿真器。

执行仿真器的处理器核分别模拟与另外的处理器核中的每一个的模拟的微处理器不同的微处理器，被视为是特别有利的。

考虑到比较组件的最佳工作方式，至少两个仿真器由分别单独分配的处理器核并行地执行，分别在相同的预先给定的时间窗中读入输入参数，并且分别在相同的预先给定的时间窗中输出在比较组件处的结果，被视为是有利的。优选仿真器这样编程，使得其能够通过比较组件对由其模拟的处理器的结果定期或周期性地进行比较。

用于对仿真器或者由仿真器模拟的微处理器进行同步的“时钟”例如可以通过比较组件形成。

此外，本发明涉及一种用于运行具有微处理器系统的装置的方法，其中，在所述方法中，通过将相同的应用程序执行至少两次并且利用比较组件将至少两次程序执行的结果进行比较来进行冗余的数据处理。

根据本发明设置，利用微处理器系统运行至少两个仿真器并且以软件方式模拟不同的微处理器，至少两个模拟的微处理器中的每一个微处理器单独地执行相同的应用程序，并且利用比较组件对至少两个模拟的微处理器的结果进行比较。

关于根据本发明的方法的优点，参见上面结合根据本发明的装置的描述，因为根据本发明的装置的优点基本上相应于根据本发明的方法的优点。

附图说明

下面借助实施例详细说明本发明；在此，示例性地，

图1示出了根据本发明的装置的第一实施例，也借助其对根据本发明的方法示例性地进行说明，其中在所述装置中微处理器系统包括两个单独的处理器，

图2示出了根据本发明的装置的第二实施例，其中微处理器系统由具有两个处理器核的多核处理器构成，

图3示出了根据本发明的装置的第三实施例，其中以相对于按照图1和图2的实施例修改的形式进行数据存储，以及

图4示出了根据本发明的装置的第四实施例，其中单个处理器模拟两个微处理器。