[发明专利]垫上柱体互连结构、半导体裸片、裸片组合件及相关方法

说明书

优先权声明

本申请案要求2012年7月16日申请的美国专利申请案号13/550,225“垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法(PILLAR ON PAD INTERCONNECT STRUCTURES,SEMICONDUCTOR DICE AND DIE ASSEMBLIES INCLUDING SUCH INTERCONNECT STRUCTURES,AND RELATED METHODS)”的申请日的权益。

技术领域

本发明的实施例涉及用于半导体裸片的垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法。

背景技术

半导体装置制造商的持续目的为增大电路密度。一种长期备受青睐的配置为垂直堆叠式半导体裸片组合件，其中的至少一些半导体裸片电互连且所述堆叠式裸片组合件机械连接及电连接到较高级封装，例如带有导电迹线的插入物或其它衬底。

采用多个堆叠式半导体裸片的一种配置为微柱体栅格阵列封装(“MPGA”)。这种封装包括从最高裸片垂直地互连到最低裸片的多个(例如四(4)个)动态随机存取(DRAM)半导体存储器裸片的堆叠及从最低存储器裸片的底侧面延伸的多个导电柱体用于连接到逻辑裸片或芯片上系统(SoC)裸片。

逻辑裸片或SoC裸片的供应商通常将其装置安装到插入物(如球栅阵列(BGA)衬底)，所述逻辑裸片或SoC裸片包含用于连接到MPGA的底侧面上的导电柱体的导电通孔。将MPGA安装到插入物上的逻辑裸片或SoC裸片且接着通过封装剂将组合件包覆模制为成品球栅阵列(BGA)封装。

实施为所谓“宽I/O”存储器装置的前述配置实现快速存储器存取且降低电力要求。

MPGA的一种特别可靠配置为裸片组合件，其将高速逻辑裸片并入在与穿硅通孔(TSV)互连的DRAM裸片的垂直堆叠下方。DRAM裸片经专门配置成仅处理数据，同时逻辑裸片提供裸片组合件内的所有DRAM控制。预期所述设计降低等待时间，且大幅地改进带宽及速度，同时提供显著降低的电力需求及物理空间要求且通过使用不同逻辑裸片对多种平台及应用提供灵活度。如上文所描述的裸片组合件的一种此类实施方案可特征化为存储器立方体DRAM(MCDRAM)，其包括覆盖DRAM裸片且接触逻辑裸片的导热包覆模制件，导热包覆模制件从逻辑裸片外围延伸超出DRAM裸片的堆叠。这种裸片组合件的另一实施方案可特征化为混合存储器立方体(HMC)，其中将盖安置在DRAM裸片堆叠上方，使其与逻辑裸片外围接触。

上述设计的最终产品将具有各种不同应用，尤其包含移动电子装置，例如所谓的“智能电话”、膝上型及笔记本式计算机、超级计算机、装置、及装置、及装置。

上述设计的实施方案的一项重要考虑为在半导体裸片结合垫与用于可靠地电连接到另一半导体裸片、在堆叠中在半导体裸片上方或下方的插入物或其它衬底的小间距小直径柱体之间提供良好粘附使得足以抵受可靠度应力测试。

参考图1，用于半导体裸片102的常规垫上柱体互连结构100包括呈柱体形式的导电元件104，其包含约30μm直径的铜材料106、铜材料106上方的镍材料108及镍材料108上方的焊料110，例如SnAg焊料。半导体裸片102的活性表面114上的结合垫112被钝化材料116(例如，SiN_x及SiO_x中的至少一者)包围。聚合物再钝化材料118位于钝化材料116上方，在结合垫112上方延伸并留下约9μm直径开口用于使结合垫112与30μm直径铜材料106接触。在前述应力测试期间且如图2中所描绘，由于由聚合物再钝化材料118提供的结合垫112的相对较小暴露表面积，所以导电元件104的铜材料106起离结合垫112，从而在电接触半导体裸片102的电路的结合垫112之间产生开路OC，例如导电通孔120。因聚合物再钝化材料118的相对较柔软且塑性性质对与结合垫112的接触区域外围的导电元件104赋予的有限结构支撑加剧了用于回焊焊料110以将半导体裸片102附接及电连接到另一组件的热压缩结合期间的连接性问题。