[发明专利]数字预失真

说明书

背景技术

本申请是于2011年8月22日提交的、标题为“Digital Pre-Distortion”的美国专利申请序列号13/214852(以下简称“852申请”)的部分延续，该申请的内容在此并入其全文。“852申请”请求于2011年2月16日提交的临时美国专利申请序列号61/443605的优先权，其内容在此引入其全文。

背景技术

数字-模拟转换器(DAC)的失真可导致形成DAC的部件的寄生效应。由于DAC的寄生效应，谐波信号和图像信号可被产生，因此从DAC下游发送的信号的失真。由DAC引入的失真可以被分类为线性或非线性的。在接收器的均衡器可以衰减线性失真的影响。然而，非线性失真(诸如，谐波信号和图像信号)更难以解决。图像信号可以是超出DAC采样频率的那些信号，或者可以是从DAC缺陷导致的信号，例如，DAC内的寄生，其导致按比例缩小并在随机频率的输入信号的寄生频率分量。

在数字媒体有线通信实施方式中，互用标准(诸如，DOCSIS/DRFI标准)存在，以对发送到接收器的数据形式提供指导。DOCSIS标准对于较少信道更为严格，并且随着信道数量增加，标准变得较不严格。具体而言，随着信道数上升，对无杂散-动态范围(SFDR)和邻道泄漏比(ACLR)的要求变得不太严格。因此，输入到DAC的数字信号可需要进一步处理，以实质上消除引起信号失真的谐波和图像信号。

现场可编程门阵列(FPGA)设备和/或特定应用集成电路(ASIC)用于在由DAC转换下行传输之前向数字信号施加数字处理技术。图1示出常规的FPGA或ASIC配置，用于向射频(RF)DAC提供数字数据。

数字信号被处理为包括具有实部和虚表示的组件的复合域信号。复数域数据信号由混频器105和数字调制信号组合，该数字调制信号频移数据为一般6或8MHz数据的数据块。6或8MHz的数据由组合器120组合成若干信道，并保持复合域数据。合并后的数据在混频器107与来自上转换数字调制器130的另一数字调制信号进行混合。来自上转换数字调制器130的数字调制信号是其中发送数字数据的载频。

混频器107的输出仍然是复合域信号。从混频器107输出的复合域信号由实域设备140变换成仅包括实域数据信号的数据信号。实域设备140输出实域数据信号到信道组合器150。信道组合器150组合实信号到发送到DAC的上变频信道的块。所描述的系统100仅仅向DAC提供数据并不积极尝试衰减或消除由DAC引入的谐波或图像信号。

本发明人已经认识到在输入信号到DAC之前向在信道上传送的信号引入预失真以“消除”(或衰减)非线性信道失真影响的优势。本发明的系统和方法可用于上述上下文中，以及需要解决在传输信号中非线性谐波失真和/或图像信号失真的其他应用中。例如，本发明的系统和方法可用于无线基础设施(WIFR)基站，其中需要满足严格的废气排放规格。

附图简述

图1示出常规的FPGA或ASIC配置，用于向射频(RF)DAC提供数字数据。

图2示出了根据本发明实施例，信号数据的传输的示例性系统的框图。

图3示出了根据本发明实施例，FPGA或ASIC的示例性信号链的框图。

图4示出根据本发明实施例，预失真电路的示例性简化框图。

图5示出根据本发明实施例，用于产生主信号和的图像信号的示例性实施方式。

图6示出根据本发明实施例，校正电路的示例性实施方式，用于调制图象信号到适当的频率位置以取消。

图7示出根据本发明实施例，产生互调失真(IMD)取消项的校正电路的示例性实施方式。

图8示出根据本发明实施例，校正电路的示例性实施方式，用于产生时钟杂散校正项。

图9示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

图10A-10C提供根据本发明的实施例的预失真电路的示例性实施方式。

图11示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

图12示出根据本发明实施例的一种方法，以消除第二和第三级谐波失真IMD，时钟杂散和在频率fdac/4-fout，fdac/2-fout和3fdac/4-fout的图像。

发明详述