[发明专利]集成的处理器和CDR电路

说明书

背景技术

可以采用时钟和数据恢复(CDR)电路，以使系统基于接收的数据信号产生与所接收的数据信号同步的时钟信号。CDR电路可以用模拟或数字元件实现。在一些环境下，CDR电路可以采用多个不同的元件来实现，该多个不同的元件形成在利用印刷电路板耦接的、分离的基板上。在其它环境下，CDR电路可以使用在单个基板上形成的电路来实现。

CDR电路也可以具有相关联的状态机，状态机可以指示CDR电路的基本的功能状态。一些基本的功能状态可以包括，数据信号是否被接收和/或者CDR电路是否被锁定到所接收的数据信号。典型地，相关的状态机提供严格的结构，其不允许CDR电路适应于变化的环境。此外，状态机可以与CDR电路分离地形成，并且利用印刷电路板耦接到CDR电路。

这里要求保护的主题不限于解决任何缺陷或者仅仅在上述环境下操作的实施方式。相反，此背景技术仅仅用于举例说明本文描述的实施方式可能实施的一种示例性技术领域。

发明内容

一些示例实施方式通常涉及具有时钟和数据恢复电路以及数字控制电路的系统。

在一个实施方式中，系统可包括时钟和数据恢复电路，时钟和数据恢复电路包括一个或者多个模拟元件。系统还可包括数字控制电路，数字控制电路被配置为控制时钟和数据恢复电路。数字控制电路以及时钟和数据恢复电路可形成在单个基板上。

在一个实施方式中，系统可包括时钟和数据恢复电路，时钟和数据恢复电路包括一个或者多个模拟元件。模拟元件可包括双极结晶体管(bipolar junction transistor)。该系统还可包括处理器，该处理器包括互补金属氧化物半导体晶体管。该处理器可被配置为基于从时钟和数据恢复电路接收的数据，自适应地控制时钟和数据恢复电路。该处理器与时钟和数据恢复电路可以形成在单个基板上。

在一个实施方式中，系统可包括多个时钟和数据恢复电路，每个时钟和数据恢复电路包括一个或者多个模拟元件。该系统还可包括数字控制电路，数字控制电路被配置为控制时钟和数据恢复电路。数字控制电路以及时钟和数据恢复电路可形成在单个基板上。

本发明内容部分用于以简化的形式介绍概念的选择，其将在下面的具体实施方式部分中进一步描述。本发明内容部分并不是为了标识要求保护的主题的关键特征或者必要特征，也不是为了用于帮助确定要求保护的主题范围。

本发明其他的特征和优点在下面的说明中提出，或者可在实施本发明时得知。本发明的特征和优点可以通过所附的权利要求中特别指出的手段和组合实现和获得。本发明的这些和其它特征根据下面的说明和附加的权利要求将变得更加显而易见，或者可通过实施下面提出的发明来了解。

附图说明

本发明更详细的说明将参考附图中例示的实施方式予以呈现。应当了解，这些附图描述的仅仅是本发明的一些实施方式，因此不应该被认为是对其范围的限制。通过利用附图对本发明其他的特征和细节进行说明和解释，其中：

图1是具有时钟和数据恢复电路的一个示例系统的方块图；

图2是具有时钟和数据恢复电路的另一个示例系统的方块图；

图3是具有时钟和数据恢复电路的另一个示例系统的方块图；

图4是具有多个时钟和数据恢复电路的一个示例系统的方块图，所有时钟和数据恢复电路根据这里描述的至少一些实施方式布置。

具体实施方式

图1是根据这里描述的至少一些实施方式布置的、具有时钟和数据恢复(CDR)电路120的一个示例系统100的方块图。该CDR电路120可接收来自外部源的数据输入引线(lead)122上的数据信号，并且可以被配置为基于该数据信号产生时钟信号，并输出至时钟输出引线124。时钟信号可与接收的数据信号同步，并且可用于对数据信号进行时钟控制和/或协调在系统100外部的元件处对数据信号的接收和分析。

从数据输入引线122上接收的数据信号可以是从多种数据源中的任何一个接收的，并且可随着时间发生变化和/或可具有变化的数据速率中的任何一个。例如，在一些实施方式中，数据信号可以是从光学信号产生的电数据信号。在这些和其它实施方式中，数据信号可具有0.5GHz、1GHz、2GHz、5GHz、10GHz、20GHz、40GHz或其它一些数据速率。CDR电路120可被配置为基于数据信号的变化的数据速率调节时钟信号的频率，以使时钟信号的频率匹配数据信号的数据速率。