[发明专利]用于优化数字中继器性能的可重新配置的可变长度FIR滤波器

权利要求书

1.一种包括现场可编程门阵列FPGA的可重新配置的FIR滤波器，其被配置有：

数据存储器，用于存储输入数据的连续样本，其中所存储的样本的数目基于滤波器阶；

系数存储器，用于存储一组滤波器系数；

部分积存储器，用于存储来自多个数据周期的部分积；

输出多路复用器，被配置成基于滤波器阶而从部分积存储器中选择输出数据，其中来自部分积存储器的不同输出是针对不同的滤波器阶而选择的；

第一加法器，用于将来自数据存储器的最延迟的数据加到当前输入数据；

第二加法器，用于生成部分积以供存储在部分积存储器中；以及

乘法器，用于将第一加法器的输出与滤波器系数之一相乘，

其中第二加法器将乘法器的输出与先前数据周期的部分积相加，以生成用于当前数据周期的部分积以供存储在部分积存储器中，

其中输出多路复用器包括MUX选择输入以基于滤波器阶而从部分积存储器中选择输出；

其中所述滤波器通过将滤波器系数写入到系数存储器而被重新配置。

2.根据权利要求1所述的滤波器，其中部分积存储器的特定输出取决于滤波器的阶而被选择。

3.根据权利要求2所述的滤波器，其中所述滤波器具有可重新配置的可变长度结构，其允许通过选择所述部分积作为输出而改变滤波器阶。

4.根据权利要求1所述的滤波器，其中所述FPGA可配置用于不同的采样频率和时钟频率。

5.根据权利要求1所述的滤波器，其中所述FPGA可配置用于不同的滤波器系数集。

6.根据权利要求5所述的滤波器，其中不同的滤波器系数集被存储在闪速存储器中。

7.根据权利要求5所述的滤波器，其中每个滤波器系数集具有描述滤波器规范连同系数的报头。

8.根据权利要求1所述的滤波器，其中所述滤波器被配置成中继器的部分。