[发明专利]带有源结构和无源结构的光子电路的制造工艺有效
申请号: | 201380029344.9 | 申请日: | 2013-03-13 |
公开(公告)号: | CN104335088B | 公开(公告)日: | 2017-11-17 |
发明(设计)人: | 汤姆·柯林斯 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | G02B6/13 | 分类号: | G02B6/13;G02B6/132;G02B6/136 |
代理公司: | 北京三高永信知识产权代理有限责任公司11138 | 代理人: | 罗振安 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 有源 结构 无源 光子 电路 制造 工艺 | ||
1.一种光子电路(400)制造工艺,其特征在于,包括:
在第一晶片(101)上制造第一层堆栈,所述第一层堆栈包括下包覆氧化层(102)和高折射率波导层(103),即折射率大于1.8的波导层(103);
确定所述高折射率波导层(103)的模型,以生成含有无源光子结构的模型化高折射率波导层(103');
平整所述第一晶片上的所述第一层堆栈,所述第一晶片上厚度小于300纳米的平整氧化层(104)在所述高折射率波导层(103)的上方;
平整氧化层之前和/或之后,给所述模型化的高折射率波导层(103')退火,以生成退火的模型化高折射率波导层(103")和平整氧化层(104);
在第二晶片(201)上制造第二层堆栈,所述第二层堆栈包含可分离的单晶硅波导层(203);
将包含第二层堆栈(202,203)的所述第二晶片(201)转移到包含第一层堆栈(102,103",104)的所述第一晶片(101)上,并键合所述第一层堆栈和所述第二层堆栈;
移除所述第二晶片的底层(201);
在所述单晶硅波导层(203)内制造有源光子器件以生成带有有源光子器件(203')的单晶硅波导层;及
实现所述带有有源光子器件(203')的所述单晶硅波导层和所述退火的模型高折射率波导层(103")之间的渐逝波耦合。
2.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述高折射率波导层(103)的折射率在1.8到2.5之间。
3.根据权利要求2所述的光子电路(400)制造工艺,其特征在于,
所述高折射率波导层(103)由氮化硅或氧氮化硅或碳化硅或五氧化二钽或二氧化碲制成。
4.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述高折射率波导层(103)是通过低压化学气相沉积LPCVD制成的氮化硅层。
5.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述第二晶片(201)由族IV材料制成。
6.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述单晶硅波导层(203)采用SOITEC SMARTCUT技术制成,或者说,所述单晶硅波导层(203)在所述第二晶片的植入的破损层上面制成。
7.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述第一晶片上的所述第一层堆栈使用位于所述高折射率波导层正上方的厚度小于200纳米的平整氧化层(104)进行平整。
8.根据权利要求1所述的光子电路(400)制造工艺,其特征在于,
所述下包覆氧化层(102)可通过由折射率低于1.5的材料制成的、厚度为至少1.5微米的二氧化硅层的热生长或沉积来制备。
9.一种采用根据上述权利要求中任一权利要求所述的工艺制造的光子电路(400)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380029344.9/1.html,转载请声明来源钻瓜专利网。