[发明专利]存储器编程状态与数据模式之间的映射方法

说明书

技术领域

本发明大体来说涉及半导体存储器及方法，且更特定来说涉及编程状态与数据模式之间的映射。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据(例如，信息)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在未供电时保持所存储数据而提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、静态随机存取存储器(SRAM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)及电阻随机存取存储器(RRAM)以及磁性随机存取存储器(MRAM)，例如自旋扭矩转移随机存取存储器(STT RAM)以及其它。

可将存储器装置组合在一起以形成固态驱动器(SSD)。固态驱动器可包含非易失性存储器，例如NAND快闪存储器及/或NOR快闪存储器，及/或可包含易失性存储器，例如DRAM，以及各种其它类型的非易失性及易失性存储器。包含浮动栅极快闪装置及电荷陷阱快闪(CTF)装置的快闪存储器装置可包括具有用于存储电荷的存储节点(例如，浮动栅极或电荷陷获结构)的存储器单元且可用作用于各种各样的电子应用的非易失性存储器。

存储器单元可布置成阵列架构且可被编程到所要状态。举例来说，可将电荷置于存储器单元的存储节点(例如，浮动栅极)上或从所述存储节点移除电荷来将所述单元置于一定数目个编程状态中的一者中。作为一实例，可将单电平单元(SLC)编程到可表示所存储数据单位(例如，二进制单位1或0)的两个编程状态中的一者中。可将各种快闪存储器单元编程到两个以上编程状态，其可表示多个所存储数据单位(例如，二进制单位1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110)。此类存储器单元可称为多状态单元、多单位单元或多电平单元 (MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字(例如，一个以上位)。

可将一些MLC编程到不对应于整数数目个所存储数据单位的一定数量(L)个编程状态。也就是说，能够存储于一单元中的数据单位的数目(Log₂(L))可对应于小数数目个所存储数据单位(例如，小数数目个位)。

附图说明

图1是根据本发明的一定数目个实施例呈包含至少一个存储器系统的计算系统的形式的设备的框图。

图2是图解说明根据本发明的一定数目个实施例对应于可编程到不同数目个编程状态的存储器单元的编程状态的阈值电压的图式。

图3是根据本发明的一定数目个实施例在数据模式与编程状态之间的映射的方法的功能框图。

图4A图解说明根据本发明的一定数目个实施例包含具有第一及第二映射壳体且与数据模式与编程状态之间的映射相关联的图式。

图4B-4C图解说明根据本发明的一定数目个实施例在数据模式与编程状态之间的映射。图4B-4C中所展示的实例支持在两个单元内的二维(2D)映射。

图5A-5B图解说明根据本发明的一定数目个实施例在数据模式与编程状态之间的映射。图5A-5B中所展示的实例支持在四个单元内的四维(4D)映射。

图6A-6B图解说明根据本发明的一定数目个实施例在数据模式与编程状态之间的映射。

图7A-7B图解说明根据本发明的一定数目个实施例在数据模式与编程状态之间的映射。图7A-7B中所展示的实例支持在八个单元内的八维(8D)映射。

具体实施方式

本发明包含用于编程状态与数据模式之间的映射的方法及设备。一种方法包含：编程G个存储器单元的群组使得所述群组的相应编程状态的组合映射到对应于所接收N单位数据模式的星座点，所述群组用于每存储器单元存储N/G个数据单位；其中所述星座点为与将所述存储器单元群组的相应编程状态组合映射到N单位数据模式相关联的星座图的一定数目个星座点中的一者；且其中所述星座图包括第一映射壳体及第二映射 壳体，对应于所述相应第一及第二映射壳体的所述星座点至少部分地基于等于G的阶的多项式表达式而确定。