[发明专利]电感布局和压控振荡器（VCO）系统

说明书

技术领域

本文的实施例涉及电感布局、压控振荡器（VCO）系统、集成电路子系统、集成射频（RF）收发器电路、通信设备以及电感布局在集成电路中的应用。特别地，实施例涉及集成电路中的调频。

背景技术

未来，用于蜂窝通信设备中的集成RF收发器电路将不得不处理日益增长数量的蜂窝标准和相关的频带。在维持其它关键性能指标例如相噪音、电流消耗等在可接受性能的同时，关于本地振荡器（LO）信号发生子系统中压控振荡器（VCO）的调频范围的要求变得越来越难以满足。

向也被称作为“芯片上系统”方案的单晶片方案的发展趋势促使RF构件在具有较差先决条件的“数字”半导体工艺中实现，以用于提供高性能VCO设计。这使得难以改善现有方案的性能来满足新的要求。“数字”半导体工艺意味着半导体工艺被优化，从而以低成本来用于大型数字电路的大规模制造。这些工艺并不支持特殊的工艺要素，如金属-绝缘体-金属（MIM）电容器、高Q值电感要求的厚金属层以及金属氧化物半导体（MOS）可变电容，这些便于高性能模拟RF块的设计。

多种新型的双模VCO设计已经被提出，它们关注的问题是，相对于现有技术中的单VCO来说，如何提高其调频范围。不幸的是，由于调频范围的扩展，这些设计均遭受其它性能参数的降级。电感开关或者双模变压器类型谐振器的使用关联着相噪音性能的降级，这是由谐振器电路中不可避免的引入额外损耗而造成的。

备选的锁相环（PLL）方案使用本机振荡器（LO）除法器，其具有除2的倍数以外的除法比率，该备选的锁相环（PLL）方案减小要求的VCO调谐范围的乘积，但是它们在波形占空比、正交信号输出可用性、IQ相精确度等方面表现出一些不希望的性质。

采用多重VCO来覆盖要求的频率范围是直接和灵活的方案，其明显的不足之处是增加了含有VCO的集成电路的这些部分的硅面积。图1示出了现有技术的集成电路100的VCO部分，其包括两个分开设置的VCO 102、104，VCO 102、104中的每个包括各自的电感106、108，以及各自的电容组110、112。如图所示，与当仅使用单个VCO的情况相比，根据现有技术中的两个VCO的使用将会增加所需的集成电路的面积。因此，多重VCO的缺点是与单个VCO方案相比要求增加集成电路的面积。由于集成电路趋势是越来越小以安装入越来越小的电子设备中，因此这尤其是一个缺点。也会产生直接与集成电路的总芯片面积相关的制造成本的增加。

进一步的，VCO或者其它调谐电路中包括的电感的尺寸并没有随着技术的发展而成比例减小，未来其在集成电路面积上将会成为一个越来越主要的部件。

发明内容

本发明的目标是改善集成电路中的调频范围。

根据本文本发明的第一方面，该目标是通过电感布局而实现的。电感布局包括第一电感和第二电感。该第一和第二电感是共心地设置在集成电路上的独立电感。进一步的，该第一和第二电感中的至少一个是具有第一对称轴的多环电感。

由于该第一和第二电感是共心地设置在集成电路上的独立电感，以及由于该第一和第二电感中的至少一个是具有第一对称轴的多环电感，在不增加电感布局的面积的前提下，调频范围被增大。这使得用于集成电路中调频的电感布局得到改善。

根据本文实施例的第二方面，该目标是通过集成电路中用于频率发生的VCO系统来实现的。该VCO系统包括根据本文描述的实施例的电感布局。

根据本文实施例的第三方面，该目标是通过用于频率发生的集成电路子系统来实现的。该集成电路子系统包括根据本文描述的实施例的VCO系统。

根据本文实施例的第四方面，该目标是通过集成RF收发器电路来实现的。该RF收发器电路包括根据本文描述的实施例的VCO系统。

根据本文实施例的第五方面，该目标是通过包括根据本文描述的实施例的集成RF收发器电路的通信设备来实现的。

根据本文实施例的第六方面，该目标是通过在用于调频的集成电路中使用根据本文描述的实施例的电感布局而实现的。

本文实施例的优点是，与现有技术的电感布局相比，改善的电感布局提供了相对于电感布局的使用面积而言增大的调谐范围。

本文实施例进一步的优点是在其中两个VCO被选中以满足要求的调频范围的情况下提供有吸引力的宽调频范围方案。

附图说明

这里参考相应的附图来更详细地描述本发明的实施例的示例，其中：

图1是平面布局图，其中示出了包括具有根据现有技术的布局的电感的集成电路；