[发明专利]具有有源漂移区带的半导体布置

权利要求书

1.一种半导体器件布置，包括：

第一半导体器件（2），具有负载路径；

多个第二半导体器件（3₁-3_n），每个具有第一负载端子和第二负载端子（32₁-32_n，33₁-33_n）与控制端子（31₁-31_n）之间的负载路径；

其中，所述第二半导体器件（3₁-3_n）使得其负载路径串联连接并且串联连接到所述第一半导体器件（2）的负载路径；

其中，所述第二半导体器件（3₁-3_n）中的每一个使得其控制（31₁-31_n）端子连接到其它第二半导体器件（3₁-3_n）之一的所述第一负载端子和第二负载端子之一，并且其中，所述第二半导体器件（3₁-3_n）之一（3₁）使得其控制端子（31₁-31_n）连接到所述第一半导体器件（2）的一个负载端子；

其中，所述第二半导体器件（3₁-3_n）中的每一个具有至少一个器件特征；并且

其中，所述第二半导体器件（3₁-3_n）中的至少一个的至少一个器件特征与所述第二半导体器件中的其它半导体器件的对应器件特征不同。

2.如权利要求1所述的半导体器件布置，其中，所述第二半导体器件（3₁-3_n）是MOSFET、MISFET、MESFET、FINFET、JFET、HEMT、IGBT或纳米管器件，并且其中，所述至少一个器件特征选自：栅极电阻；阈值电压；栅极-源极电容；栅极-漏极电容；漏极-源极电容；沟道宽度；主体厚度；沟道长度；栅极氧化物厚度；以及源极区域、主体区域和漏极区域之一的掺杂浓度。

3.如权利要求1或2所述的半导体器件布置，其中，所述第一半导体器件（2）是晶体管。

4.如权利要求3所述的半导体器件布置，其中，所述晶体管是正常关闭晶体管。

5.如前述权利要求之一所述的半导体器件布置，其中，所述第二半导体器件（3₁-3_n）是正常打开晶体管。

6.如前述权利要求之一所述的半导体器件布置，

其中，使得其负载路径直接连接到所述第一半导体器件（2）的负载路径的所述第二半导体器件（3₁-3_n）之一（3₁）使得其控制端子（31₁）连接到所述第一半导体器件（2）的第一负载端子（22）；并且

其中，其它第二半导体器件（3₂-3_n）中的每一个使得其控制端子（31₂-31_n）连接到另一第二半导体器件（3₁-3_n）的第一负载端子（32₁-32_n）。

7.如权利要求6所述的半导体器件布置，其中，其它第二半导体器件（3₂-3_n）中的每一个使得其控制端子（31₂-31_n）连接到相邻第二半导体器件的第一负载端子（32₁-32_n）。

8.如权利要求6所述的半导体器件布置，

其中，电阻器（41）连接在所述至少一个第二半导体器件（3_i）的所述控制端子（31_i）与另一第二半导体器件（3_i-1）的所述第一负载端子（32_i-1）之间。

9.如权利要求8所述的半导体器件布置，其中，整流器元件（42）与所述电阻器（41）并联连接。