[实用新型]用于逐次逼近型模数转换器前端的宽带采样保持电路

说明书

技术领域

本实用新型属于模拟集成电路设计技术领域，具体涉及用于逐次逼近型模数转换器前端的宽带采样保持电路。

背景技术

随着集成电路先进制造工艺技术的发展，半导体工艺已经发展到20纳米以下的节点。半导体工艺的进步给数字电路带来了低电源电压、低功耗、高集成度和小芯片面积等特点；但是对于模拟电路，传统器件的设计变得更加复杂和难以实现。因此，在电路系统中将尽可能多的功能由模拟域转化到功能日益强大的数字域去实现成为研究热点。模数转换器是搭建数字电路和模拟世界的桥梁和纽带，需要能够兼容深亚微米下低电源电压的需求同时为了满足系统最大数字化的需求需要提供足够宽的输入信号带宽。模数转换器，尤其是逐次逼近型的模数转换器通过对内部电路结构的方式——采用时分复用的串行比较方式实现模数转换功能，实现最大化的减小模拟电路模块的目的；随着半导体工艺的进步，逐次逼近型的模数转换器在需求超低功耗的手持和便携式设备领域逐步取代其他类型的模数转换器。

现代无线通信系统呈现模块化、智能化、软件化和功能化的特点，并且要求通信系统具有良好的兼容性和较强的灵活性，以便于开发和升级，在这种需求的带动下，上世纪90年代中期出现了软件无线电技术。这种源于美国军事无线通信要求的新技术核心思想是通过构造一个开发的通用平台，把尽可能多的通信功能用软件实现。在硬件实现架构上要求关键电路模块模数转换器电路尽可能的靠近天线，将天线接收的射频信号直接数字量化转换成数字信号供数字信号处理器进行处理。从而模数转换器的模拟输入信号带宽要求尽可能的高达GHz以上。然而传统的逐次逼近型模数转换器由于输入采样带宽在几百MHz以下。很难满足后端的软件无线电接收机对超高速的输入信号（GHz以上）的带宽要求。因此，现有结构的采样保持电路的带宽和功耗成为逐次逼近模数转换器性能提升的瓶颈。市场上急需一种用于模数转换器的、兼顾高输入信号带宽与低功耗的采样保持电路。

实用新型内容

本实用新型的主要目的在于提供一种用于逐次逼近型模数转换器前端的采样保持电路，以满足软件无线电系统对高输入信号带宽和低功耗的双重需求。其具体的结构如下：

用于逐次逼近型模数转换器前端的宽带采样保持电路，由第一级电压缓冲器1、时钟处理单元2、采样开关电容子电路3、第二级电压缓冲器4组成；其中，第一级电压缓冲器1的信号输出端与电压自举单元电路控制的采样开关电容子电路3的信号输入端连接；采样开关电容子电路3的信号输出端与第二级电压缓冲器4的信号输入端连接；时钟处理单元2分别向第一级电压缓冲器1和采样开关电容子电路3提供时钟信号；

第一级电压缓冲器1，负责将采样开关电容子电路3与前级电路相隔离，减小等效输入电容的容值；时钟处理单元2产生一对非交叠时钟信号，即第一时钟信号CK1和第二时钟信号CK1N，并将非交叠时钟信号第一时钟信号CK1和第二时钟信号CK1N传递至采样开关电容子电路3，控制并实现采样开关电容子电路3的开关；时钟处理单元2还产生倍压时钟信号CKB，并将该倍压时钟信号CKB传递至第一级电压缓冲器1，实现第一级电压缓冲器1的开关；

采样开关电容子电路3包括电压自举单元电路31和采样电路单元32两部分；电压自举单元电路31接收自时钟处理单元2产生的第一时钟信号CK1和第二时钟信号CK1N并控制采样电路32对第一级电压缓冲器1传递来的射频信号进行采样保持；

第二级电压缓冲器4，用于将采样开关电容子电路3与后级的采样的电容阵列单元相隔离，并增强采样开关电容子电路3对后级的采样的电容阵列单元的驱动能力。

进一步地说，第一级电压缓冲器1采用电压缓冲器结构，且在起开关控制作用的时钟处理单元2的非交叠时钟信号下工作：当采样开关电容子电路3处于采样模式时，第一级电压缓冲器1导通；当采样开关电容子电路3处于保持模式下时，第一级电压缓冲器1关闭，从而减小在保持模式下输入的射频信号通过开关寄生电容耦合而引入的失调，同时降低了本产品的平均功耗；时钟处理单元2产生一对相互不交叠时钟信号（第一时钟信号CK1和第二时钟信号CK1N）和一个倍压时钟信号CKB。具体步骤如下：

时钟处理单元2首先产生一对相互不交叠时钟信号，即第一时钟信号CK1和第二时钟信号CK1N；时钟处理单元2向控制电压自举单元电路31和第一级电压缓冲器1提供做为导通信号的时钟信号；随后，时钟处理单元2用上述两个互不交叠时钟第一时钟信号CK1和第二时钟信号CK1N控制电容倍压产生倍压时钟信号CKB；