[实用新型]采用浮栅MOS管的脉冲D型触发器

说明书

技术领域

本实用新型涉及一种脉冲D型触发器，更具体说，它涉及一种采用浮栅MOS管的脉冲D型触发器。

背景技术

触发器是数字系统的基本时序模块，它对数字系统的速度、功耗、面积和可靠性等有着重要影响。在诸多的触发器结构中，采用差动结构的触发器具有能同时提供互补双轨输出、低功耗和结构简单等特点而受到重视。差动结构的边沿触发器可以采用主－从型设计方案，也可以采用脉冲式设计方案。前者有两级差分型锁存器组成，后者只有单个锁存器构成。脉冲触发器是通过在时钟上升（下降）沿附近产生一个短脉冲来驱动锁存器，实现对输入数据的采样，这意味着输入数据可以在时钟有效沿之后到达，即其建立时间是0甚至可以是负的。因此脉冲触发器的速度比常规的触发器快，并具有较低的功耗，可应用于高性能数字系统的设计。采用普通MOS管构成的差动级联开关设计的脉冲触发器已有多种设计方案被公开，而采用新型多输入浮栅MOS器件设计的触发器，目前已公开的只有主－从型结构。

多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，迄今已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的基本结构、电容模型及其符号表示如图1所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中V_F表示浮栅上的电压，V₀为衬底电压，V₁、V₂、……、V_n为输入信号电压。C₀是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容C_ox构成，C₁、C₂、……、C_n为各个输入栅与浮栅之间的耦合电容。浮栅上的净电荷Q_F由下式给出：

QF=Σi=0nCi(VF-Vi)=VFΣi=0nCi-Σi=0nCiVi;---(1)]]>

对于n沟道浮栅MOS管，衬底接地，因此V₀=0。假设浮栅上的初始电荷为零，根据电荷守恒定律，由上式可得: