[实用新型]浮点数除运算执行控制器

权利要求书

1.一种浮点数除运算执行控制器，用于实现2个32位符合IEEE754标准的浮点数除法运算，其特征在于：该执行控制器包括浮点操作数配置控制模块（Ⅰ）、浮点数除运算器（Ⅱ）、脉冲发生分配控制器（Ⅲ）和结果输出控制模块（Ⅳ）；

所述浮点操作数配置控制模块（Ⅰ）与浮点数除运算器（Ⅱ）、脉冲发生分配控制器（Ⅲ）、结果输出控制模块（Ⅳ）连接；

所述浮点数除运算器（Ⅱ）还与结果输出控制模块（Ⅳ）连接；

所述脉冲发生分配控制器（Ⅲ）还与结果输出控制模块（Ⅳ）连接；

所述浮点操作数配置控制模块（Ⅰ）在脉冲发生分配控制器（Ⅲ）输出的时序脉冲控制下，完成浮点数除运算器（Ⅱ）输入的操作数1的选择，及操作数1和操作数2的配置和锁存；

所述浮点数除运算器（Ⅱ）对浮点操作数配置控制模块（Ⅰ）输出的操作数1和操作数2进行运算，输出除法运算结果；

所述脉冲发生分配控制器（Ⅲ）在满足启动工作的条件下，按照操作数的类型，发出操作数1和操作数2配置的时序脉冲，浮点数除运算器（Ⅱ）运算结果的锁存信号，以及除法运算结束信号；所述脉冲发生分配控制器（Ⅲ）在满足循环启动的条件下，自动启动脉冲发生分配控制器（Ⅲ）的工作；

所述结果输出控制模块（Ⅳ）在脉冲发生分配控制器（Ⅲ）输出的结果锁存信号的作用下，将除法运算结果予以锁存，判断除法运算结果是否异常，系统能够读出除法运算结果。

2.如权利要求1所述的浮点数除运算执行控制器，其特征在于：所述浮点操作数配置控制模块（Ⅰ）包括选通器（1）、运算结果寄存器（2）、操作数寄存器（3）、操作数交换器（4）、非门Ⅰ（5）、或门Ⅰ（6）、或门Ⅱ（7）和与门Ⅰ（8）；

所述选通器（1）的一个输入端与系统数据总线DB连接，另一个输入端与结果输出控制模块（Ⅳ）连接，输出端与运算结果寄存器（2）的输入端连接，选通控制输入端与系统的操作数类型输入线连接；

所述运算结果寄存器（2）的锁存脉冲输入端与脉冲发生分配控制器（Ⅲ）连接，输出端与操作数交换器（4）的交换数1输入端连接；

所述操作数寄存器（3）的输入端和系统数据总线DB连接，锁存脉冲输入端和与门Ⅰ（8）的输出端连接，输出端与操作数交换器（4）的交换数2输入端连接；

所述操作数交换器（4）的交换控制输入端与系统的运算方式输入线连接；操作数1输出端与浮点数除运算器（Ⅱ）的操作数1输入端连接，操作数2输出端与浮点数除运算器（Ⅱ）的操作数2输入端连接；

所述非门Ⅰ（5）的输入端与系统的操作数类型输入线连接，输出端和或门Ⅰ（6）的一个输入端连接；

所述或门Ⅰ（6）的另一个输入端和脉冲发生分配控制器（Ⅲ）连接，输出端和与门Ⅰ（8）的一个输入端连接；

所述或门Ⅱ（7）的一个输入端与脉冲发生分配控制器（Ⅲ）连接，另一个输入端与系统的操作数类型输入线连接，输出端和与门Ⅰ（8）的一个输入端连接。