[实用新型]一种平面工艺下的三维集成电路

权利要求书

1.一种平面工艺下的三维集成电路，其特征在于，其包括： 

形成于基底上的MOS电容，其中所述MOS电容包括作为第一电极的第一多晶硅区、作为第二电极的有源区和沟道区以及位于第一多晶硅区和沟道区之间的介质区，其中第一多晶硅区、介质区、沟道区依次从上到下的相对应，有源区位于所述沟道区的周边；和 

形成于MOS电容的第一多晶硅区上方的由第二多晶硅区形成的多晶硅电阻，第二多晶硅区和第一多晶硅区之间形成有氧化层，第二多晶硅区在基底上的投影完全包含在第一多晶硅区在基底上的投影内。 

2.根据权利要求1所述的集成电路，其特征在于，形成多晶硅电阻的第二多晶硅区小于形成MOS电容的第一电极的第一多晶硅区， 

MOS电容的有源区是在形成第二多晶硅区后在离子注入区上进行N型或P型离子注入形成的，其中离子注入区域在基底上的投影与第二多晶硅区在基底上的投影无交叠，并且与第一多晶硅区在基底上的投影的边缘交叠。 

3.根据权利要求1所述的集成电路，其特征在于，其还包括有压焊区， 

所述MOS电容和多晶硅电阻位于所述压焊区的下方以使得MOS电容和电阻在基底上的投影与所述压焊区在基底上的投影相重叠。 

4.根据权利要求1所述的集成电路，其特征在于，下方设有MOS电容和多晶硅电阻的压焊区为接地的压焊区。 

5.根据权利要求1所述的集成电路，其特征在于，所述MOS电容的一个电极接地，另一个电极接所述多晶硅电阻的一端，所述MOS电容和所述多晶硅电阻构成RC滤波电路。 

6.根据权利要求5所述的集成电路，其特征在于，MOS电容的第一电极接地。