[实用新型]半导体叠层封装结构

说明书

技术领域

本实用新型涉及一种半导体封装结构，尤其涉及一种半导体叠层封装结构。

背景技术

POP（Package on Package叠层装配）技术的出现模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。

在POP结构中，记忆芯片通常以键合方式连接于基板，而应用处理器芯片以倒装方式连接于基板，记忆芯片封装体是直接叠在应用处理器封装体上，相互往往以锡球焊接连接。这样上下结构以减少两个芯片的互连距离来达到节省空间和获得较好的信号完整性。由于记忆芯片与逻辑芯片的连接趋于更高密度，传统封装的POP结构已经很有局限。

实用新型内容

在下文中给出关于本实用新型的简要概述，以便提供关于本实用新型的某些方面的基本理解。应当理解，这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分，也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本实用新型提供了一种半导体叠层封装结构，包括叠层设置的上封装体和封装有芯片的下封装体，所述上封装和所述下封装体通过连接柱实现电互连；所述连接柱包括凸点以及形成于所述凸点上的锡帽，所述凸点形成于所述下封装体上表面。

所述下封装体包括：基板，芯片、底充胶和焊球；所述芯片通过倒装方式连接在所述基板上表面，所述焊球设置在所述基板的下表面；所述芯片通过底部填充胶方式固定在基板上。

本实用新型提供的一种半导体叠层封装结构，通过在下封装体上形成如铜柱等凸点并在凸点上镀锡帽的方法实现上、下封装体的互连，一次性完成了上下封装的互连制作，省去了上封装体背部置球的过程；并且用于连接上、下封装层的如铜柱等凸点的高度可以根据芯片的厚度调节，可以满足小节距封装和高密度电流的要求。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的一种半导体叠层封装结构的示意图。

附图标记：

1-凸点；      2-锡帽；      3-底充胶；

4-上封装体；  5-下封装体；  6-芯片；

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本实用新型提供的一种半导体叠层封装结构的示意图，如图1所示，所述结构包括叠层设置的上封装体4和封装有芯片的下封装体6，所述上封装体和所述下封装体通过连接柱实现电互连；所述连接柱包括凸点1和形成于凸点上的锡帽2，所述凸点形成于所述下封装体上表面。

在所述下封装体基板上表面生成凸点1，在所述凸点1上镀锡帽2，所述锡帽的大小与凸点的大小一样，保证锡帽的大小合适，既能实现上下封装体之间的电连接，又能保证电流的密度以获得较好的信号；镀上的锡帽上表面为方形，在回流焊接的过程中，铜柱上的锡帽上表面的形状会由方形变为圆形。

可选的，所述凸点材料为金属，如铜等。例如，凸点可为铜柱，铜柱的高度根据下封装体上封装的芯片厚度而定，这样能够保证上下封装体之间有最合适的距离，进行最小节距的叠层封装。

所述下封装体包括：基板，芯片6和焊球；所述芯片通过倒装方式连接在所述基板上表面，所述焊球设置在所述基板的下表面。所述芯片6通过底部填充胶方式固定在基板上。