[实用新型]多通道ADC同步采样中频接收机

权利要求书

1.多通道ADC同步采样中频接收机，其特征在于：它包括第一FPGA芯片、第二FPGA芯片、第三FPGA芯片、第一DSP芯片、第二DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一FPGA芯片的信号输入连接，第一FPGA芯片与第一DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二FPGA芯片的信号输入连接，第二FPGA芯片与第二DSP芯片之间有双向多通道数据连接，第一FPGA芯片通过总线与第二FPGA芯片连接，第一DSP芯片通过总线与第二DSP芯片连接，第一FPGA芯片和第二FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一FPGA芯片通过总线与第三FPGA芯片连接，第一DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接。

2.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：它还包括有时钟分配模块，时钟分配模块的信号输出端分别与第二多通道ADC模块和第一多通道ADC模块的信号输入连接，时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。

3.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：它还包括有通道AD1、通道AD2、通道AD3、通道AD4、通道AD5和通道AD6，通道AD1、通道AD2、通道AD3与第二多通道ADC模块连接，通道AD4、通道AD5、通道AD6与第一多通道ADC模块连接，当第一多通道ADC模块和第二多模块ADC模块共用外时钟或内时钟时，与6个AD通道连接的第一多通道ADC模块和第二多通道ADC模块将同步采集。

4.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：所述的第三FPGA芯片还通过GPIO总线与CPCIe*4接口连接。