[实用新型]超结器件和包括该超结器件的半导体结构

说明书

技术领域

本实用新型涉及半导体器件领域，更具体地说，涉及具有优化的沟槽结构的超结器件和包括该超结器件的半导体结构。

背景技术

近年来，超结器件被越来越广泛地应用。在常规的n沟道超结器件中，交替排列的p柱和n柱组合形成复合缓冲层，用来代替MOSFET器件中的n型外延层。复合缓冲层中的典型的p柱被相邻的n柱包围，并且典型的n柱被相邻的p柱包围。

以超结晶体管为例，在漏-源电压V_DS ≤ 50V时，由于n柱和p柱的快速耗尽，超结晶体管能够实现非常高的开关速度和非常低的开关损耗。然而这可能会导致振铃趋向变大，其甚至可能导致毁坏器件。因此，应当避免在高V_DS下的非常低的栅-漏电容C_GD。另外，栅-源电容C_GS的增大是比较理想的，因为它能够降低栅极电压V_GS的幅度，该栅极电压V_GS的幅度是例如由通过源极连接线路中的寄生电感或漏极电压V_DS的升高引起的反馈产生的。这能够有助于例如避免在正常应用条件下dV_DS/dt引起的启动。另一方面，在极端dV/dt和dI/dt条件下，例如在换向条件下，由dV_DS/dt引起的启动可能是所需要的。

为了优化器件、尤其是针对易于具有较高跨导的沟槽单元来优化器件，重要的是选择优化的C_GD/C_GS比率以及优化的绝对C_GD和C_DS值。因此，需要对晶体管单元结构进行修改以使器件电容适应取决于V_DS的不同的应用要求。

对于功率晶体管，尤其是超结晶体管，栅极焊盘一般被布置在厚氧化物（场氧）上，该厚氧化物的典型厚度为≥ 1μm，或者至少≥ 500nm。这具有的优点是在封装时利用线结合将栅极焊盘连接到栅极连接线路的结合强度较高。上述电容依赖于栅极焊盘的尺寸、将栅极电势分布在芯片上的诸如栅极滑道或栅极指状物的额外金属线的区域、在栅极焊盘下面的氧化层厚度和掺杂水平。栅极焊盘的电容还可以有助于针对优化开关特性的电容要求来优化所述器件。

实用新型内容

本实用新型的目的是提供一种具有优化的沟槽结构的超结器件和包括该超结器件的半导体结构。

为了实现上述目的，根据本实用新型的一个方面，提供一种超结器件，该超结器件包括：

具有第一和第二表面的半导体本体；

在第一表面处位于所述半导体本体中的第一导电类型的源区；

在第二表面处位于所述半导体本体中的第一导电类型的漏区；

位于所述源区和所述漏区之间的所述半导体本体中的第二导电类型的体区；

位于所述体区和所述漏区之间的所述半导体本体中的漂移区，所述漂移区是由沿平行于所述第一表面的方向交替排列的第一导电类型的第一区和第二导电类型的第二区形成的；和

沟槽栅结构，其从所述第一表面延伸到所述漂移区的所述第一区中，其中所述沟槽栅结构包括在所述半导体本体中的沟槽、在所述沟槽中的栅电极和位于所述半导体本体和所述栅电极之间并围绕所述栅电极的第一栅极氧化层，

其特征在于，

所述第一栅极氧化层的位于所述栅电极的底部和所述沟槽的底部之间的那部分的厚度在150 nm－600 nm的范围内。

在一些实施例中，所述沟槽的深度> 2 μm。

在一些实施例中，所述沟槽的深度> 3 μm。

在一些实施例中，所述第一栅极氧化层的位于所述栅电极的底部和所述沟槽的底部之间的那部分的厚度在300 nm－600 nm的范围内。

在一些实施例中，位于所述栅电极的侧壁和所述沟槽的侧壁之间的所述第一栅极氧化层的任何部分在单元区中都不大于150 nm。

根据本实用新型的一个方面，提供一种半导体结构，该半导体结构包括：

由多个所述超结器件构成的有源单元区；

包围所述有源单元区的半导体区和形成在所述半导体区上的第二栅极氧化层；

嵌入所述第二栅极氧化层中的栅极滑道；和

嵌入所述第二栅极氧化层中的场板，

其特征在于，

在所述场板下面的第二栅极氧化层的厚度大于在所述栅极滑道的至少一部分下面的第二栅极氧化层的厚度。