[实用新型]开关电源电路

说明书

技术领域

本实用新型涉及电子领域，具体涉及一种开关电源电路。 

背景技术

在便携电子产品的应用中，高度集成电源管理芯片（power management unit，PMU）逐渐成为主流，该种技术要求PMU的封装尺寸尽可能小。 

例如，在PMU系统芯片中，当需要给蓝牙系统供电时，需要低于电池电压的电源供电，这就需要有降压斩波(BUCK DC-DC)变换器，而音频功率放大电路中需要负电压来供电，可以用四开关负电荷泵电路（Negative Charge Pump）产生负电压。 

现有技术的四开关负电荷泵结构如图1所示，图中的电路由四个集成在芯片内部的功率开关SW1～SW4，一个作为外接电容的泵电容Cf组成。C_o1为负载电容，R_o1为负载电阻。SW1和SW3一组，SW2和SW4一组，两组开关分别工作在不交叠的两相时钟，给泵电容Cf交替充放电。由于泵电容上电压不能突变，所以充电阶段的正电压，到放电阶段极性颠倒转换成负电压。假设Φ1阶段开关的导通时间为D*T，则Φ2阶段导通时间为(1-D)*T。其中D为占空比，T为时钟周期。特别的，当D=0.5时，上述电荷泵就成为-1倍电荷泵，即Vo1=-VDD（如果忽略开关导通阻抗和电容ESR）由电路结构看出，电路至少需要5个PIN，分别是VDD，CF1，CF2，GNDCP和Vo1。 

而现有技术的降压斩波电路，即BUCK电路的结构如图2所示，该BUCK电路由两个功率开关SWP和SWN以及电感器L0，输出电容C_o2组成。输出电压经过负反馈，由控制电路调制产生两个不交叠脉冲，宽度分别为D*T和(1-D)*T，其中D为占空比，T为时钟周期。充电阶段(D*T)，SWP导通，SWN 截止，电源通过开关SWP给电感充电；放电阶段((1-D)*T),SWP截止，SWN导通，由于电感电流不能突变，所以电感通过SWN到地放电。由电路结构看出，BUCK功率级电路至少需要3个PIN，分别是VDD，LX，GNDP。 

因此，可以看到这种包含BUCK DCDC和负电荷泵的开关电源至少需要8个引脚。 

实用新型内容

本实用新型的目的是提供一种开关电源电路，以减少电源管理芯片封装时所采用的引脚的数目。 

为实现上述目的，本实用新型实施例提供一种开关电源电路，所述开关电源电路包括BUCK降压斩波电路以及电荷泵电路，其中： 

所述BUCK电路包括第一功率开关、第二功率开关，所述第一功率开关的源极连接电源电压，所述第二功率开关的源极接地，所述第一功率开关的漏极和所述第二功率开关的漏极连接，所述第一功率开关的漏极和所述第二功率开关的漏极的公共连接点，用于连接外接的电感器的一个连接端，所述电感器的另一个连接端连接第二输出电路； 

所述电荷泵电路包括所述第一功率开关、所述第二功率开关、第三功率开关、第四功率开关和外接的泵电容、其中，所述第一功率开关和所述第二功率开关与所述BUCK电路复用，所述第三功率开关的漏极与所述第四功率开关的漏极相连，所述泵电容一端连接在所述第一功率开关的漏极与所述第二功率开关的漏极的连接点，另一端连接在所述第三功率开关的漏极与所述第四功率开关的漏极的连接点，所述第四功率开关的源极接地，所述第三功率开关的源极连接外部的第一输出电路。 

较佳的，所述电感器的另一个连接端连接第二输出电路，所述第二输出电路包括第二输出电容，所述第二输出电容与第二负载并联。 

较佳的，所述第三功率开关的源极连接的外部的第一输出电路，包括第 一输出电容，所述第一输出电容和所述第一负载并联后，连接在所述第三功率开关的源极。 

较佳的，所述第一功率开关为PMOS晶体管，所述第二功率开关、所述第三功率开关和所述第四功率开关为NMOS晶体管。 

较佳的，所述第一、第二、第三、第四功率开关为NMOS晶体管。 

较佳的，当所述第一功率开关导通时，所述第二功率开关截止，所述第四功率开关导通，所述第三功率开关截止，所述电源经过所述第一功率开关、所述电感器和所述第二负载形成的第一通路给第一负载提供电流，所述电感器储存电能；所述电源经过所述第一功率开关所述泵电容以及所述第四功率开关形成的第三通路给所述泵电容充电，所述第一输出电容向所述第一负载提供所述第一负载所需的电流，第一负载需要的电流由第一输出电容提供。