[实用新型]一种基于DSP正交编码的实时低速检测装置

说明书

技术领域

本实用新型属于信号检测技术领域，特别是涉及一种基于DSP正交编码的实时低速检测装置。

背景技术

在现有技术中，测速方法有两种，模拟电路硬件检测和数字电路计算测速。随着电子信息技术的发展，尤其是DSP数字处理芯片的产生，大大提高了速度检测的精度与范围。而数字电路测速，也有不同的方式，最初的方式是使用外围的模数转换芯片，将模数转换芯片检测到的模拟量转换为数字量，再将数字量通过总线传给CPU，再进行计算。现在，随着芯片技术的发展，一种芯片上会集成模数转换芯片，而且在芯片内部使用同一总线，使得检测速度更快，同时由于总线在芯片内部，也使得通信不会受到干扰。

对于数字芯片测量转速，CPU处理的方法也有下列几种：1、等时间位差法（M法）。2、等角度计数法（T法）。3、M／T法。

等时间位差法（M法），使用CPU的两次采样周期，将两次采样检测到的编码器位置计数进行做差，通过角度与时间计算出转速，但是此方法在低转速下，两次检测位置差距很小，再与相同时间的间隔做比，所以在低速的时候就会产生很大误差。

等角度计数法（T法），使用编码器产生的两次脉冲，触发CPU对于时间的计数，然后通过两次脉冲对于时间计数的比值计算出转速，但是在高转速下，两次脉冲的时间间隔会很小，所以高速的时候也会产生很大的误差。

M／T法是两种方法的结合，即在M法的一个周期后，同时再记录一次最后采样脉冲的时间间隔，然后相加，形成M/T法，即低速的时候，两次检测位置差距很小，位置计数值几乎为零，M法几乎为零，测速结果以T法为主。在高速的时候，两次脉冲时间很小，T法时间计数几乎为零，速度结果以M法为主。

但是无论是M法、T法还是M/T法，都必须要求有编码器脉冲，编码器脉冲必须出现两次才能进行计算提取转速，而且转速计算值在第二次脉冲出现瞬间由于0-1变化出现转速阶跃或者抖动，所以无法实现转速的快速提取。

当今大部分设备、仪器，在使用转速作为闭合控制的实时系统中，必须要求转速计算的实时快速，而这是现有算法无法满足的。

此外，对于大多数转速算法，只对转速信号进行单一的检测，无法对信号进行判断，所以产生了已经趋于稳定的速度系统缓慢漂移直至故障的情况。

发明内容

为了解决上述问题，本实用新型的目的在于提供一种基于DSP正交编码的实时低速检测装置。

为了达到上述目的，本实用新型提供的基于DSP正交编码的实时低速检测装置包括脉冲编码器、信号调理电路、正交编码模块和处理器；其中：脉冲编码器为测速传感器，由安装在电机转轴上的光电编码器或电磁编码器构成，输出Ao、Bo、Zo三组差分脉冲信号，其中脉冲Ao和脉冲Bo为相差90度相位的正交脉冲，脉冲Zo为归零脉冲；

信号调理电路为脉冲整形电路模块，脉冲编码器输出的三路脉冲信号Ao、Bo、Zo分别经过信号调理电路输入到正交编码模块的三个输入端；

正交编码模块为脉冲转换电路，其三个输入端分别接收脉冲A、脉冲B和脉冲Z1三路输入信号，四个输出端分别输出倍频脉冲AB、方向信号R、归零信号Z和中断信号E，正交编码模块的四个输出端分别与处理器相连接。

所述的处理器为算法处理器，由DSP数字处理器构成。

所述的正交编码模块能够集成在处理器的DSP数字处理器内部。

所述的正交编码模块的四个输出信号与处理器通过内部总线相连接。

本实用新型采用的技术方案是：首先，光电编码器实测的转速输出ABZ电脉冲，然后通过信号调理及电平转换输入到DSP正交编码（QEP）模块，最后将QEP模块输出的信号送进DSP的CPU处理器中进行计算。针对于QEP模块输出的信号，进行配置、中断及倍频计数，达到满足实时与快速的转速计算。

本实用新型使用QEP倍频脉冲，两个脉冲之间使用周期计数，多脉冲采用捕获计数，同时脉冲触发时间基准计数，以时间基准计数及周期计数预估下个脉冲到来时间，CPU调用转速计算函数时刻，时间基准计数一直累积增加，形成对转速计算的连续量，达到实时转速、超低转速的计算目的。

除了计算转速功能外，本实用新型也根据ABZ脉冲的相互关系，增加了对于转速故障的故障检测与判断。当检测与计算算法完成后，进入故障判断，ABZ脉冲信号出现异常后，能自发地进行故障报警。