[实用新型]IPv4和IPv6双栈转换装置

说明书

技术领域：　　

　　本实用新型属于电信设备制造技术领域，是一种数据传输的转换装置。

背景技术：

而传统的IPv4/IPv6协议栈实现需要一个特定系统的主存储器，用于存储等待响应的IP数据包，如果一旦超时可从存储中调出数据包重发。传统硬件的解决方案，用主存储器存储待重发的数据包显然不合理。当系统需要重发IP数据包时，如果系统只保存数据，而不是包本身的组合，就不需要大量的存储空间，用于存储不回复的数据包。现场组装的重发数据包，尽管增加了处理器的负荷，延迟了数据包的传输时间，但系统的性能和功能要求适当降低，以实现成本之间的一个平衡。在嵌入式系统中的所有数据包都读入内存，然后确定是否删除也将占用大量宝贵的主内存。因此，采取适合的机制，在同一时间，以确定是否该数据包被丢弃，节省了到主存储器读取数据包所耗费的大量系统资源和时间。如果预定义的帧在程序中每个部分的相对位置，可以方便的进行寻址，以提高访问速度。

这种方案主要的硬件平台采用8位或16位微处理器，在网络方面选择比较通用的网络控制器，在软件方面只需满足支持网络连接以及处理简单数据的功能，可以不用采取专用的嵌入式系统。传统方案中采用8/16位微处理器架构虽然稳定但缺乏扩展性，对数据包协议的灵活解析、分析转换等方面的处理能力较差，在预定义协议栈帧格式方面耗费不少时间，时常在主存储器的存储能力与预处理环节做出均衡，这也降低了系统整体性能，无法在更快传输速度、更高传输质量要求的网络中得到发展和广泛应用。

发明内容：

本实用新型要解决的技术问题是公开一种IPv4 和IPv6双栈转换装置。

本实用新型解决技术问题的方案是采用微处理器、只读存储器、读写存储器、时钟电路、以太网适配芯片、串口控制器和现场总线适配器芯片构成IPv4 和IPv6双栈转换装置，微处理器的Address和Data引脚分别连接只读存储器及读写存储器的Address和Data引脚，时钟电路连接微处理器的ELTCLK、XTAL、EXTAL和RISC引脚，以太网适配芯片连接微处理器的PA0、PA1、PD0和PD1引脚，串口控制器连接微处理器的PC0和PC1引脚，现场总线适配器芯片连接微处理器的RxD1、TxD1、RxD2和TxD2引脚，其中微处理器为MPC860，只读存储器为FLASH ROM，读写存储器为SDRAM，以太网适配芯片为RTL8139，现场总线适配器芯片为SJA1000。

用户标识及协议栈转换脚本内容存储在只读存储器，微处理器启动后通过Address、Data引脚读取配置脚本及标识信息，完成功能模块的初始加载，并完成配置项指令单元存储；微处理器完成初始加载后，通过装置配置芯片的网口传递数据并对数据、协议报文进行拆包、解析，将实时交互数据通过读写存储器的地址线及数据线进行处理；对数据报文的拼接、拆装以及实时性比较强功能要求需通过外接时钟电路提取；以太网适配芯片及现场总线适配器芯片提供通信端口及支持CAN2.0B的网络协议，满足微处理器通信协议要求。

本实用新型通过对网络出口处进出数据包的预处理，采用快速部署的方式完成对IPv4/v6双协议栈的支持，提高了其他网络设备的处理效率，同时考虑到硬件设备所支持的协议栈及编程代码的开放性及硬件芯片的模块化设置，便于二次开发及未来分布式部署发展需求。

本装置已进行运营商宽带承载网入网阶段测试，达到较好效果，解决端局网络设备不支持IPv6协议栈的问题；并在大客户专网中完成试点部署，解决了终端接入层仅支持IPv6设备无法并入专网的难题，同时通过该装置端口的开放性、协议栈的快速加载、高速包转发（100Mpps级，可升级到10Gpps级）、网络拓扑识别等功能可满足更大网络规模及业务需求，并预定义能效网络链路优化算法为未来绿色网络发展提供过较为高效的网络设备的硬件接口转换及支撑能力。

附图说明：

附图1为本实用新型电子连接图。

具体实施方式：

本实用新型由微处理器1、只读存储器2、读写存储器3、时钟电路4、以太网适配芯片5、串口控制器6和现场总线适配器芯片7构成，微处理器1的Address和Data引脚分别连接只读存储器2及读写存储器3的Address和Data引脚，时钟电路4连接微处理器1的ELTCLK、XTAL、EXTAL和RISC引脚，以太网适配芯片5连接微处理器1的PA0、PA1、PD0和PD1引脚，串口控制器6连接微处理器1的PC0和PC1引脚，现场总线适配器芯片7连接微处理器1的RxD1、TxD1、RxD2和TxD2引脚，其中微处理器1为MPC860，只读存储器2为FLASH ROM，读写存储器3为SDRAM，以太网适配芯片5为RTL8139，现场总线适配器芯片7为SJA1000。