[实用新型]一种基于FPGA的低成本高效率的SD卡控制器有效
| 申请号： | 201320602032.X | 申请日： | 2013-09-29 |
| 公开（公告）号： | CN203455837U | 公开（公告）日： | 2014-02-26 |
| 发明（设计）人： | 李宪坤 | 申请（专利权）人： | 李宪坤 |
| 主分类号： | G06F13/10 | 分类号： | G06F13/10;G06F3/06 |
| 代理公司： | 东莞市中正知识产权事务所 44231 | 代理人： | 杨立铭 |
| 地址： | 528400 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 低成本 高效率 sd 控制器 | ||
1.一种基于FPGA的低成本高效率的SD卡控制器，其特征在于，可不间断读取并分析处理SD卡的数据，所述SD卡控制器包括壳体，还包括设于所述壳体内并依次连接的可读取所述SD卡内数据的SD卡控制模块、数据缓存部分、可对读取到的数据进行分析处理的FAT文件系统、可对数据进行重组或伽码校正处理的视频数据处理模块、与LED显示屏或LED灯具连接的LED显示屏/灯具驱动模块，所述SD卡控制模块内的主控芯片采用可不间断读取所述SD卡内数据的FPGA芯片；其中，所述FAT文件系统与所述SD卡控制模块连接，SD卡控制器还包括与所述SD卡控制模块相互连接的SDHC/SPI时序产生模块，还包括分别与所述SD卡控制模块、所述数据缓存部分、所述FAT文件系统、所述视频数据处理模块、所述LED显示屏/灯具驱动模块及所述SDHC/SPI时序产生模块连接的系统时钟及复位模块。
2.根据权利要求1所述的一种基于FPGA的低成本高效率的SD卡控制器，其特征在于，所述数据缓存部分包括依次连接的写SDRAM FIFO模块、用于数据缓存的SDRAM控制器模块、读SDRAM FIFO模块，所述系统时钟及复位模块分别与所述写SDRAM FIFO模块、所述SDRAM控制器模块、所述读SDRAM FIFO模块连接。
3.根据权利要求1或2所述的一种基于FPGA的低成本高效率的SD卡控制器，其特征在于，所述SD卡采用FAT16文件系统，所述FAT文件系统采用的是FAT16文件系统。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李宪坤，未经李宪坤许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201320602032.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：RFID停车位状态监测标签
- 下一篇：具有双浇注喷嘴的熔融金属保温和浇注箱
