[实用新型]积分器电路、D类放大器电路以及音频装置有效
申请号: | 201320573022.8 | 申请日: | 2013-09-12 |
公开(公告)号: | CN203590423U | 公开(公告)日: | 2014-05-07 |
发明(设计)人: | 杜如峰;刘启宇 | 申请(专利权)人: | 意法半导体研发(深圳)有限公司 |
主分类号: | H04R3/00 | 分类号: | H04R3/00 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 郑立柱 |
地址: | 518057 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 积分器 电路 放大器 以及 音频 装置 | ||
技术领域
本实用新型通常涉及电路,更特别地,涉及积分器电路、D类放大器电路以及音频装置。
背景技术
由于AB类放大器有着良好的音频性能,它们被广泛地应用在音频设备中。但是AB类放大器的功耗很高,因此它们不能应用在利用电池供电的随身携带的设备中。
D类放大器是另外一种放大器,其具有良好的音频特性,并消耗较少的功耗。在操作中,D类放大器将模拟信号转换为数字信号(譬如,脉冲),然后D类放大器将数字信号转换为放大的模拟信号。在信号转换的过程中,很多种扰动可能影响D类放大器的输出,这将使听者感觉不舒服。
D类放大器工作时,可听到的POP噪声往往由瞬态事件产生。如果很大的声音信号突然产生/结束或是含有D类放大器的音频设备突然停止/启动,这些事件中产生的POP噪声容易被听者听到。
由于制造过程的步骤越来越多,D类放大器输入级的失调和反馈网络中电阻的失配可能有助于输出的失调。不使用任何的抑制方法,这种失调(特别是当失调大于20mV时)在输出级启动或关闭的瞬态事件中容易引起可听到的POP噪声。如果大的音频信号开始于安静的环境,或是大的音频信号突然停止,听者可能会感觉不舒服。这个结果也是一种POP噪声。
发明内容
因此,亟需一种D类放大器能够减少由失调或大的声音信号突然启动或停止而引起的POP噪声。
根据本实用新型的第一方面,提出了一种D类放大器电路,包括:模拟信号输入单元,配置为接收并放大差分模拟信号,并以差分的形式输出所述经放大的模拟信号;至少两个积分单元,分别耦合至所述模拟信号输入单元的输出端,配置为对所述的放大的模拟信号进行积分;至少两个脉宽调制单元,分别耦合至一个相应的所述积分单元的输出端,配置为基于来自相应积分单元的积分模拟信号产生具有相应脉宽的脉冲信号;其中,每个所述积分单元包括第一放大器,具有正向输入端、负向输入端和输出端,其中,所述第一放大器的所述负向输入端通过电容耦合至所述第一放大器的所述输出端,并配置为接收所述放大的模拟信号,并且所述正向输入端配置为接收第一参考信号;稳压器,所述稳压器的输出端耦合至所述第一放大器的输出端,配置为限制所述积分单元的输出至所述第一参考信号;控制模块,分别耦合至所述第一放大器和所述稳压器,配置为基于模式选择信号控制所述第一放大器和所述稳压器的工作;其中,当所述模式选择信号从非静音状态切换至静音状态时,所述控制模块配置为逐步关闭所述第一放大器,并逐步启动所述稳压器,以逐步地将所述积分单元的输出转换至所述第一参考信号,当所述模式选择信号从静音状态切换至非静音状态时,所述控制模块配置为逐步启动所述第一放大器,并逐步关闭所述稳压器,以逐步地将所述积分单元的输出转换至所述第一放大器的输出。
在依据本实用新型的一个实施例中,所述稳压器为第二放大器,其具有耦合至所述第一参考信号的正向输入端、耦合至所述第一放大器输出端的负向输入端和耦合至所述第一放大器输出端的输出端。
在依据本实用新型的一个实施例中,所述第一放大器包括第一负载级和耦合至所述控制模块以为所述第一放大器提供第一工作电流的第一电流源;所述第二放大器包括第二负载级和耦合至所述控制模块以为所述第二放大器提供第二工作电流的第二电流源。
在依据本实用新型的一个实施例中,所述第一电流源包含栅极耦合至所述控制模块的第一PMOS晶体管(M1);所述第二电流源包含栅极耦合至所述控制模块的第二PMOS晶体管(M2);其中,所述第一和第二电流源的电流值由所述控制模块决定。
在依据本实用新型的一个实施例中,所述控制模块为第三放大器并且包含:模式选择信号输入级,包含差分对,配置为接收所述模式选择信号;第一输出级,包含第三PMOS晶体管(M3),所述第三PMOS晶体管(M3)的栅极和漏极均耦合至所述第一PMOS晶体管(M1)的栅极;第二输出级,包含第四PMOS晶体管(M4),所述第四PMOS晶体管(M4)的栅极和漏极均耦合至所述第二PMOS晶体管(M2)的栅极。
在依据本实用新型的一个实施例中,所述控制模块进一步包括:第五PMOS晶体管(M5),所述第五PMOS晶体管(M5)的栅极耦合至所述第三PMOS晶体管(M3)的栅极,并且所述第五PMOS晶体管(M5)的漏极耦合至所述第四PMOS晶体管(M4);和第六PMOS晶体管(M6),所述第六PMOS晶体管(M6)的栅极耦合至所述第四PMOS晶体管(M4)的栅极,并且所述第六PMOS晶体管(M6)的漏极耦合至所述第三PMOS晶体管(M3)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体研发(深圳)有限公司,未经意法半导体研发(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320573022.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种集成加强型高负荷减速顶
- 下一篇:一种服务诊断请求查找方法及装置