[实用新型]一种频率综合器

说明书

技术领域

本实用新型涉及一种频率综合器，属于无线电通讯技术领域。

背景技术

在通信技术领域，扩、跳频技术以其低截获率、保密性好、抗干扰、抗衰落能力强、多址连接灵活、对窄带信号干扰小等特点，显示出比其他传输体制无与伦比的优越性，而广泛应用于导航、通信、遥控遥测等各个领域。

现代跳频数字通信设备越来越复杂，高科技含量越来越高，抗干扰措施越来越来先进，跳频速率越来越高，因此对通信设备的频率综合器提出了更高的要求，频率合成器是扩频电台的关键核心部件之一，它的好坏直接影响电台的通信质量、频率切换速度、通信建立的速度、抗干扰性能、系统的稳定性、可靠性等。

实用新型内容

本实用新型的目的在于提供一种频率综合器，克服现有技术的不足，能适应快速跳频，满足抗干扰的要求。

本实用新型的目的是通过以下技术方案来实现的：一种频率综合器，它由两路低频回路、两路跳频回路、一路高中频回路以及控制回路组成，其中，跳频回路由DDS器A、锁相环单元A及滤波单元A组成,高中频回路由DDS器B、锁相环单元B及滤波单元B组成，低频回路由DDS器C及滤波单元C组成，控制回路由CPLD控制器和时钟源组成,其中，DDS器A有两个输出端，其中一个输出端和锁相环单元A的输入端相连，另一个输出端作为分频输出与滤波单元A的输出端相连，锁相环单元A的输出端和滤波单元A的输入端相连，滤波单元A的输出端作为跳频输出端，DDS器B有两个输出端，其中一个输出端和锁相环单元B的输入端相连，锁相环单元B的输出端和滤波单元B的输入端相连，滤波单元B的输出端作为高中频输出端,DDS器C有两个输出端，其中一个输出端与滤波单元C的输入端相连，另一个输出端作为低频输出与，滤波单元C作为低频输出端，DDS器B的另一个输出端和DDS器C的另一个输出端同时作为分频输出与滤波单元B的输出端相连，CPLD控制器的输入端与时钟源的输出端相连，CPLD控制器的输出端分别与DDS器A、DDS器B以及DDS器C相连。

所述的滤波单元A、滤波单元B以及滤波单元C为低通滤波单元。

所述的CPLD控制器采用CPLD芯片。

所述的时钟源为温补型晶体振荡器。

所述的DDS器A、DDS器B以及DDS器C采用AD9851DDS芯片。

本实用新型的有益效果在于：跳频采用DDS激励PLL的方法来实现频率合成的方案，低频频率采用DDS直接产生方式，充分体现软件无线电的灵活性和可移植性，频率合成器拥有很快的锁定时间，而又保证较小的杂散、准确的频率精度、低的噪位噪声、优良频谱纯度和宽的跳频范围，达到了较高的技术指标。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型跳频回路的流程图；

图3为本实用新型向DDS控制器输入频率控制的时序图。

其中，1-DDS器A，2-锁相环单元，3-滤波单元A，4-DDS器B，5-锁相环单元B，6-滤波单元B，7-DDS器C，8-滤波单元C，9-CPLD控制器，10-时钟源。

具体实施方式

下面结合附图进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。

如图1，一种频率综合器，它由两路低频回路、两路跳频回路、一路高中频回路以及控制回路组成，其中，跳频回路由DDS器A1、锁相环单元A2及滤波单元A3组成,高中频回路由DDS器B4、锁相环单元B5及滤波单元B6组成，低频回路由DDS器C7及滤波单元C8组成，控制回路由CPLD控制器9和时钟源10组成,其中，DDS器A1有两个输出端，其中一个输出端和锁相环单元A2的输入端相连，另一个输出端作为分频输出与滤波单元A3的输出端相连，锁相环单元A2的输出端和滤波单元A3的输入端相连，滤波单元A3的输出端作为跳频输出端，DDS器B4有两个输出端，其中一个输出端和锁相环单元B5的输入端相连，锁相环单元B5的输出端和滤波单元B6的输入端相连，滤波单元B6的输出端作为高中频输出端,DDS器C7有两个输出端，其中一个输出端与滤波单元C8的输入端相连，另一个输出端作为低频输出与，滤波单元C8作为低频输出端，DDS器B4的另一个输出端和DDS器C7的另一个输出端同时作为分频输出与滤波单元B6的输出端相连，CPLD控制器9的输入端与时钟源10的输出端相连，CPLD控制器9的输出端分别与DDS器A1、DDS器B4以及DDS器C7相连。

所述的滤波单元A3、滤波单元B6以及滤波单元C8为低通滤波单元。