[实用新型]LVDS信号采集装置

权利要求书

1.一种LVDS信号采集装置，其特征在于，包括LVDS信号接收模块、LVDS信号解码模块、时序识别模块、信号格式转换模块、控制处理器、高速缓冲及传输控制器以及USB3.0发送/接收模块；

所述LVDS信号接收模块用于接收平板电视发送的LVDS信号；

所述LVDS信号解码模块将所述LVDS信号接收模块接收的LVDS信号进行解码转换为TTL信号，并将数据进行对齐打包后分别发送给信号格式转换模块和时序识别模块；

所述时序识别模块将接收到的TTL信号进行时序识别，以获取信号时序信息；

所述控制处理器将所述时序识别模块获取的信号时序信息发送给所述USB3.0发送/接收模块，并控制所述信号格式转换模块、高速缓冲及传输控制器和USB3.0发送/接收模块工作；

所述信号格式转换模块将接收到的不同格式的TTL信号转换为统一格式的TTL信号，并在所述控制处理器的控制下将统一格式的TTL信号通过所述高速缓冲及传输控制器发送给所述USB3.0发送/接收模块；

所述USB3.0发送/接收模块在所述控制处理器的控制下，将接收到的统一格式的TTL信号和信号时序信息发送给测试装置进行数据测试，并将测试装置发送的控制命令发送给所述控制处理器，以控制所述信号格式转换模块和高速缓冲及传输控制器工作。

2.如权利要求1所述的LVDS信号采集装置，其特征在于，所述信号格式转换模块利用FPGA的并行数据处理能力将不同格式的TTL信号进行实时数据转换为统一格式的TTL信号。

3.如权利要求1或2所述的LVDS信号采集装置，其特征在于，所述不同格式的TTL信号包括LVDS MAP，10bit，8bit或6bit的多种格式。

4.如权利要求1所述的LVDS信号采集装置，其特征在于，所述USB3.0发送/接收模块的数据传输率达到5Gbps。

5.如权利要求1所述的LVDS信号采集装置，其特征在于，所述LVDS信号解码模块通过FPGA将LVDS信号进行解码转换为TTL信号，能够支持多种格式的解码并同时支持Hsync_Vsync模式和DE_only模式。

6.如权利要求1所述的LVDS信号采集装置，其特征在于，所述时序识别模块将接收到的TTL信号进行时序识别，以获取HTOTAL、VTOATL、HACTIVE、VACTIVE、HACTIVE_START、VACTIVE_START、HSYNC_FREQ、VSYNC_FREQ和DCLK时序特征的信号时序信息。