[实用新型]用于音频失真减少的系统

说明书

技术领域

本实用新型大体上涉及信号处理，并且更具体来说，涉及一种用于提高音频声音的质量的方法和系统。 

背景技术

助听器和类似的收听设备通常包括具有助听器算法的DSP、∑-△调制器、H桥输出驱动器和助听器传感器。DSP在通常在1MHz至10MHz的范围中但可能更高或更低的某一配置频率下从内部振荡器运行。从内部振荡器时钟控制∑-△调制器。∑-△调制器用于从基带音频信号生成已调信号。H桥输出驱动器输出用于驱动助听器传感器的脉冲宽度调制(PWM)信号。 

当在DSP上运行的算法需要增加配置的操作频率时发生问题。这可能在算法需要更多处理周期来完成其计算时发生。算法的一个选项将为始终在最快的所需频率下运行。然而，最快的所需频率的使用具有增加的功耗的负面效应，甚至在这种情况下是没有必要的，这对于电池供电的设备(例如，助听器或其他收听设备)可能是不可接受的。 

算法的替代选项可以是实时地增加并随后减少操作频率(被称为“时钟节流”)。当发生时钟节流事件时，有可能定位到助听器传感器的PWM输出信号变得损坏。PWM输出信号可能变得损坏，这是因为内部振荡器的时钟周期以不能通过典型的数字时钟分频器得以补偿的方式改变。损坏的PWM输出信号导致助听器用户可听见的音频失真。失真已被描述为“喀哒”或“爆裂”声。此失真是不合需要的。 

成为低功率设备的助听器DSP通常含有基本的自运转RC振荡器电路以用于生成时钟并且最小化功耗。当时钟频率改变时，振荡器可能缺乏相位补偿以节省功率并且因此生成的时钟在振荡器调整期间经受潜在的相位误差。此相位误差可能导致音频失真。为减少音频失真，可以改善DSP的本身的内部振荡器。然而，因为内部振荡器将在非零时间量中从高操作频率转换为低操作频率或从低操作频率转换为高操作频率，所以可能发生问题。在这个转换事件期间，PWM输出信号必须保持相干。在边缘转换之间的时钟周期需要保持恒定以消除失真。 

因此，需要具有一种允许时钟频率变化而不引起音频失真的方法和系统。 

实用新型内容

为了解决上述及其他问题，根据本实用新型的一方面，提供了一种用于音频失真减少的系统，所述系统包括：同步电路，其用于监控用于基于系统时钟驱动输出传感器的输出子系统的状态，所述输出传感器用于输出音频声音；以及用于响应于影响所述系统时钟的频率的事件，基于所述输出子系统的所述状态使所述时钟频率的改变的定时同步以减少或消除音频失真。 

优选地，所述输出子系统通过在2个状态、3个状态或多于3个状态之间交替而生成一系列脉冲。 

优选地，其中所述同步电路被配置成执行：响应于所述输出子系统的所述状态而启动所述时钟频率的所述改变；响应于所述输出子系统的指示在不引起所述音频失真的情况下不可能有同步的所述状态，修改所述输出子系统的所述状态以建立所述时钟频率的所述改变的所述定时。 

优选地，其中所述输出子系统包括：基于调制器时钟操作并且具 有N个输出状态(N＞1)的调制器，所述调制器时钟来源于所述系统时钟，以及基于所述调制器的所述输出状态驱动的输出驱动器，所述同步电路被配置成执行：在所述调制器或所述输出驱动器中强迫或注入零状态以建立所述时钟频率的所述改变的所述定时；以及随后恢复能量的原始量。 

优选地，其中所述调制器基于所述调制器时钟操作以处理音频数据，基于DSP操作来源于所述系统时钟的DSP时钟的指令将所述音频数据提供到所述调制器。 

优选地，其中所述输出驱动器为H桥电路，或其中所述输出驱动器不使用正常模式中的所述零状态操作，并且所述同步电路控制所述输出驱动器使用所述零状态操作。 

优选地，其中所述同步电路被配置成执行：响应于所述调制器的从+V转到-V或从-V转到+V的所述输出状态，+V和-V是相互相邻的，强迫+V状态的至少部分和-V状态的部分为零状态。 

优选地，其中所述调制器时钟与所述系统时钟异相，并且其中所述同步电路被配置成执行：通过使用与所述系统时钟同相的时钟或所述系统时钟分割所述+V状态和所述-V状态，在所述系统时钟的一个或小于一个时钟周期内强迫+V状态的所述至少部分和-V状态的部分为零状态。 

优选地，其中所述同步电路由基于数字的方案实施，并且其中所述系统为包括用于生成所述DSP时钟和所述调制器时钟的振荡器的助听器。 

附图说明

图1为图示根据本实用新型的实施方案的具有具用于调整系统的操作时钟的反馈机制的同步电路的系统的方框图；