[实用新型]集成电路SOC芯片中FLASH存储单元的低功耗接口电路

权利要求书

1.集成电路SOC芯片中FLASH存储单元的低功耗接口电路，其中，集成电路SOC芯片内部提供有触发FLASH读操作信号线和时钟信号线；其特征在于，包括延迟保护电路、SE信号产生电路、模式切换控制电路和二路选择器；触发FLASH读操作信号线、时钟信号线均连接延迟保护电路和模式切换控制电路的输入端；延迟保护电路，其延迟输出每一个FLASH读操作正常时间信号；模式切换控制电路，其输入端连有用于外接控制信号的切换控制信号线，其根据控制信号、触发FLASH读操作信号和时钟信号控制SE信号产生电路和二路选择器；SE信号产生电路，其连接延迟保护电路的输出，并在二路选择器选择其输出时对FLASH读操作正常时间信号进行压缩以输出一个FLASH读操作压缩时间信号；二路选择器，其输入端连接延迟保护电路和SE信号产生电路的输出，并受模式切换控制电路控制进行切换输出。

2.根据权利要求1所述的集成电路SOC芯片中FLASH存储单元的低功耗接口电路，其特征在于，

延迟保护电路包括锁存器、第一与逻辑门和第一延迟器；锁存器的“D”引脚连接触发FLASH读操作信号线，锁存器的“L”引脚连接时钟信号线，锁存器的“Q”引脚连接第一与逻辑门的第一输入引脚，第一与逻辑门的第二输入引脚连接时钟信号线，第一与逻辑门的输出端连接第一延迟器的输入端；

SE信号产生电路包括或非逻辑门、第二延迟器和第二与逻辑门；或非逻辑门的第一输入端和第二与逻辑门的第一输入端均连接第一延迟器的输出端，或非逻辑门的输出端连接第二延迟器的输入端，第二延迟器的输出端连接第二与逻辑门的第二输入端；

模式切换控制电路包括标准下降沿触发的D触发器和标准上升沿触发的D触发器，标准上升沿触发的D触发器的“CP”引脚连接时钟信号线，标准上升沿触发的D触发器的“D”引脚连接触发FLASH读操作信号线，标准上升沿触发的D触发器的“Q”引脚连接标准下降沿触发的D触发器的“CP”引脚，标准下降沿触发的D触发器的“D”引脚外接切换控制信号线，标准下降沿触发的D触发器的“Q”引脚连接二路选择器的控制信号输入端，标准下降沿触发的D触发器的引脚连接或非逻辑门的第二输入端；

二路选择器的第一输入端连接第一延迟器的输出端，二路选择器的第二输入端连接第二与逻辑门的输出端，二路选择器的输出信号作为激活读操作FLASH的时间信号SE。

3.根据权利要求2所述的集成电路SOC芯片中FLASH存储单元的低功耗接口电路，其特征在于，第一延迟器由正偶数个反相器构成。

4.根据权利要求2所述的集成电路SOC芯片中FLASH存储单元的低功耗接口电路，其特征在于，第二延迟器由正偶数个反相器构成。