[实用新型]一种应用在电子设备上的开关机电路

说明书

技术领域

本实用新型涉及一种开关机电路，具体地说是一种应用在电子设备上的开关机电路。 

背景技术

目前，低功耗的开关机电路设计在电子设备应用中显得尤为重要。几种典型的开关机电路包括： 

1、采用单片机进行开关机控制，但当单片机芯片死机时需采取外部断电方式实现关机，且在开机状态下通过外部拔插电源，容易造成系统电源震荡，而导致系统电路损坏；

2、软开关机电路，但这种开关机电路在关机时仍然给CPU供电，CPU仅处于一种睡眠模式，虽然电路设计简单，但消耗电池能量，与低功耗要求背道而驰。

实用新型内容　　

　　本实用新型的技术任务是针对以上不足之处，提供一种提高电路可靠性，避免电路不稳定，实现更低的待机功耗、更低的成本的一种应用在电子设备上的开关机电路。

本实用新型解决其技术问题所采用的技术方案是：为一种用逻辑器件搭建的开关机电路。 

包括电源输入端、系统电源管理芯片，所述开关机电路连接在电源输入端、系统电源管理芯片之间，开关机电路包括开关机按键SW1、反相器U1、逻辑缓冲芯片U2、负载开关U3、反相器U4、三极管Q1、二极管D3、二极管D4； 

电源输入端分别连接开关机按键SW1的一端、反相器U1的Vcc端、逻辑缓冲芯片U2的Vcc端；

开关机按键SW1另一端与二极管D3的一端连接，二极管D3的另一端连接到负载开关U3，二极管D3的另一端还通过二极管D4连接系统电源管理芯片；

开关机按键SW1另一端连接反相器U1，反相器U1连接负载开关U3，负载开关U3的输出端连接系统电源管理芯片；

开关机按键SW1的另一端连接反相器U4，反相器U4连接三极管Q1的发射极，三极管Q1的集电极连接到系统电源管理芯片，三极管Q1的基极连接到系统电源管理芯片；

反相器U1的输出端连接到逻辑缓冲芯片U2输入端，逻辑缓冲芯片U2输出端连接到系统电源管理芯片。

所述开关机电路还包括二极管D1、电阻R3、电阻R7、电容C4、电容C6、电阻R13；具体连接为：电源输入端分别连接开关机按键SW1的一端、反相器U1的Vcc端、逻辑缓冲芯片U2的Vcc端；开关机按键SW1另一端与二极管D3的一端连接，二极管D3的另一端连接到负载开关U3的第5脚开关信号，二极管D3的另一端还通过二极管D4连接系统电源管理芯片的系统开关控制信号端（SYS_ON_OFF_CTL）；开关机按键SW1另一端还经过二极管D1、电阻R3组成的并联电路后连接反相器U1的第1脚，反相器U1的输出端第6脚连接负载开关U3的第4脚，反相器U1的输出端第6脚还通过一个电阻R7连接负载开关U3的第6脚，负载开关U3的输出端连接系统电源管理芯片的开关端（MAIN_PWR_ON）；开关机按键SW1的另一端还通过电容C4接反相器U4的第1脚，反相器U4的输出端第6脚通过一个电容C6接反相器U4的第3脚，反相器U4的输出端第4脚连接三极管Q1的发射极，三极管Q1的集电极连接到系统电源管理芯片的待机信号端（nONKEY/KEEPACT），三极管Q1的基极通过电阻R13连接到系统电源管理芯片的CPU核心供电端（VDDCORE）；反相器U1的输出端第4脚连接到逻辑缓冲芯片U2输入端第2脚，逻辑缓冲芯片U2输出端第5脚连接到系统电源管理芯片的CPU开关机请求信号端（PMIC_ON_OFF_REQ）。 

电阻R7的电阻为100KΩ，电容C4的容量为1μF，电容C6的容量为1μF。 

当外部电源或锂电池存在的情况下，电源输入端（LDO_3V3）一直存在。 

使用时，按下开关机按键SW1，通过二极管D1、电阻R3构成的复位电路，反相器U1的第1脚输入为低电平，反相器U1第4脚、第6脚输出信号为高电平，逻辑缓冲芯片U2给系统电源管理芯片送开关机请求信号PMIC_ON_OFF_REQ； 

负载开关U3的第4脚V_IN_R1和第6脚R1_C1为高电平，第5脚ON_OFF通过二极管D3为高电平，启动负载开关U3，给电源管理芯片的开关端输送高电平信号MAIN_PWR_ON，启动电源管理芯片，实现开机；

长按开关机按键SW1，反相器U1的第1脚输入为高电平，逻辑缓冲芯片U2输入为低电平，使开关机请求信号PMIC_ON_OFF_REQ输出为低，负载开关U3的输出信号MAIN_PWR_ON置低，切断电源管理芯片电源，实现关机；