[实用新型]一种PIN光电探测器芯片

说明书

技术领域

本实用新型涉及一种光收发一体模块中的光接收组件，尤其涉及一种光接收组件的PIN光电探测器芯片。

背景技术

随着光通信的迅猛发展，各种新型的光收发一体模块层出不穷，对其中光接收部分的性能要求也越来越高，而光电探测器芯片，作为光接收组件中的核心部分，对光引起的串扰控制就尤为重要，接收芯片的光串扰将最终决定整个接收组件的串扰；接收芯片的串扰通常产生于芯片非源区的光吸收，并且这部分光吸收所产生的光电流进入到了芯片整个光电流的电路中。所以，降低光接收组件中光电探测器芯片的光串扰主要有两个途径：a) 阻止杂散光从芯片的非吸收区进入芯片；b)阻止杂散光在非吸收区产生的光电流进入芯片整个的光电流回路中。而对于通常的光接收探测器芯片，都没有作对于上述两点的专门设计加以控制，所以导致目前所用的普通探测器芯片在使用过程中串扰大。

实用新型内容

为克服以上的缺点，本实用新型提供一种光信号串扰小的PIN结构光电探测器芯片。

为实现以上发明目的，本实用新型提供的一种光接收应用的PIN光电探测器芯片，包括外延片与其背面形成欧姆接触的n电极，所述的外延片自n型InP半导体衬底上连续生长：一n型InP缓冲层；一i型InGaAs吸收层；一n型InP过渡层；一n型至少三元以上的Ⅲ-Ⅴ族顶层，所述n型InP过渡层中心设有一掺杂光敏区和一掺杂保护环；位于所述n型InP过渡层上表面依序设有一钝化膜层及一增透过渡薄膜层；该增透过渡薄膜层的部分表面设有一p型电极金属层；另一部分设有一绝缘层；该绝缘层表面设有一金属遮光层；一增透薄膜层设于所述金属遮光层、绝缘层和掺杂光敏区上表面。

所述n型至少三元以上的Ⅲ-Ⅴ族顶层为n型InGaAs顶层。

所述n型至少三元以上的Ⅲ-Ⅴ族顶层为n型InGaAsP顶层。

所述掺杂光敏区边界与掺杂保护环边界相距L1，其取值范围3μm＜L1＜30μm；所述掺杂保护环宽度L2，其取值范围2μm＜L2＜20μm。

所述掺杂光敏区和掺杂保护环为Zn掺杂。

所述掺杂光敏区和掺杂保护环为Ge掺杂。

所述掺杂光敏区和掺杂保护环为InAlAs。

本实用新型结构的PIN光电探测器芯片，一方面非光源吸收区采用了金属遮光层，可以阻止杂散光自芯片的非光源吸收区进入掺杂光敏区；另一方面，非光源吸收区还采用了掺杂保护环，就可以进一步阻止杂散光在非光源吸收区产生的光电流进入芯片整个的光电流回路中，从而使PIN光电探测器芯片的光信号串扰降低。

附图说明

图1表示本实用新型PIN光电探测器芯片内部结构示意图；

图2表示图1所示n型InP过渡层平面示意图。

具体实施方式

以下是结合附图详细描述本实用新型最佳实施例。

如图1所示的PIN光电探测器芯片，包括外延片与其背面形成欧姆接触的n电极1，外延片可通过MOCVD法连续生长可获得，所述的外延片自n型InP半导体衬底上连续生长：一n型InP缓冲层3；一i型InGaAs吸收层4；一n型InP过渡层5；一n型至少三元以上的Ⅲ-Ⅴ族顶层6，所述n型InP过渡层5中心设有一掺杂光敏区51和一掺杂保护环52；位于所述n型InP过渡层5上表面依序设有一钝化膜层7及一增透过渡薄膜层8；该增透过渡薄膜层8的部分表面设有一p型电极金属层9；另一部分设有一绝缘层10；该绝缘层表面设有一金属遮光层11；一增透薄膜层12设于所述金属遮光层11、绝缘层10和掺杂光敏区51上表面。位于掺杂光敏区51表面可通过光刻、腐蚀或选择性的干法刻蚀法获得圆环形；位于n型InP过渡层5上表面依序通过PECVD法制作钝化膜层7及增透过渡薄膜层8； 该增透过渡薄膜层8的部分表面通过真空镀膜法或电子束法或溅射法制作p型电极金属层9。n型至少三元以上的Ⅲ-Ⅴ族顶层6为n型InGaAs顶层或n型InGaAsP顶层，对n型Ⅲ-Ⅴ族顶层6，通过选择性的干法刻蚀法或光刻、腐蚀法来获得圆环形，金属遮光层11主要作用是尽量降低吸收区内已被吸收的光再反射到器件外；同时金属遮光层11也起主要阻止器件外杂散光对光电探测器信号光的串扰。

如图2所示的n型InP过渡层5， 掺杂光敏区51边界与掺杂保护环52为Zn或Ge掺杂，掺杂保护环52主要是通过开管或闭管或MOCVD扩散而获得，两者边界相距L1，其取值范围3μm＜L1＜30μm。掺杂保护环52的宽度L2，其取值范围2μm＜L2＜20μm。

由于上述结构的PIN光电探测器芯片中，一方面非光源吸收区采用了金属遮光层11，可以阻止杂散光自芯片的非光源吸收区进入掺杂光敏区51；另一方面，非光源吸收区还采用了掺杂保护环52，就可以进一步阻止杂散光在非光源吸收区产生的光电流进入芯片整个的光电流回路中，从而使PIN光电探测器芯片的光信号串扰大大减小。