[实用新型]薄膜晶体管制备系统以及薄膜晶体管、阵列基板

说明书

技术领域

本实用新型涉及显示技术领域，尤其涉及薄膜晶体管制备系统以及薄膜晶体管、阵列基板。 

背景技术

现有技术中制备薄膜晶体管的步骤包括：通过构图工艺形成包括有源漏电极图形，具体为：在设有栅极的薄膜晶体管上涂覆光刻胶后，采用曝光处理形成与源漏电极图形具有相同图形的光刻胶，然后采用一次湿刻一次干刻的刻蚀（etch）方法进行刻蚀，形成源漏电极图形、半导体层图形、掺杂半导体层图形和沟道区域，刻蚀方法具体包括： 

使用稀释的刻蚀液(dillution)对源漏金属层进行湿刻刻蚀，形成源漏电极图形和沟道区域； 

对半导体层图形和掺杂半导体层图形进行干刻刻蚀，形成与源漏电极图形具有相同图形的半导体层图形和掺杂半导体层图形。 

然而，上述一次湿刻一次干刻的刻蚀方法会导致半导体层图形和掺杂半导体层图形之间出现钻蚀（undercut）的问题。 

实用新型内容

本实用新型提供一种薄膜晶体管制备系统，用于解决制备薄膜晶体管时，半导体层图形和掺杂半导体层图形出现钻蚀的问题。 

本实用新型还提供一种薄膜晶体管，包括：源漏电极图形、掺杂半导体层图形、半导体层图形、栅极图形和栅绝缘层图形； 

所述栅极图形上设有所述栅绝缘层图形，所述栅绝缘层图形上设有所述半导体层图形，所述半导体层图形上设有所述掺杂半导体层图形，所述掺杂半导体层图形上设有所述源漏电极图形； 

其中所述源漏电极图形的第一侧面与底面的坡度角小于90°，且 所述源漏电极图形的第二侧面与底面的坡度角小于90°。 

本实用新型还提供一种阵列基板，包括：玻璃基板、钝化层、像素电极、公共电极，还包括本实用新型所述的薄膜晶体管。 

本实用新型还提供一种薄膜晶体管制备系统，所述系统应用于对待加工件进行加工以制备薄膜晶体管； 

所述系统包括：镀膜装置、光刻胶涂覆装置、湿刻装置、干刻装置、灰化装置、烘箱和机械臂； 

其中，所述镀膜装置用于在所述待加工件上依次形成半导体层薄膜、掺杂半导体层薄膜、源漏电极薄膜； 

所述光刻胶涂覆装置用于在形成有半导体层薄膜、掺杂半导体层薄膜、源漏电极薄膜的所述待加工件上形成第一图案化的光刻胶层；所述第一图案化的光刻胶层覆盖所述薄膜晶体管的源漏电极图形区域和沟道区域； 

所述湿刻装置包括第一湿刻单元和第二湿刻单元， 

所述第一湿刻单元，用于进行第一次刻蚀，去掉未被所述第一图案化的光刻胶层覆盖的区域上的源漏电极薄膜； 

所述第二湿刻单元，用于进行第三次刻蚀，去掉未被所述灰化处理后的光刻胶层覆盖的区域上的源漏电极薄膜，所述源漏电极图形形成； 

所述干刻装置包括第一干刻单元和第二干刻单元， 

所述第一干刻单元，用于进行第二次刻蚀，去掉未被所述第一图案化的光刻胶层覆盖的区域上的掺杂半导体层薄膜和半导体层薄膜，所述半导体层图形形成； 

所述第二干刻单元，用于进行第四次刻蚀，去掉未被所述灰化处理后的光刻胶层覆盖的区域上的掺杂半导体层薄膜，所述掺杂半导体层图形形成； 

所述灰化装置：用于对所述光刻胶层进行灰化处理，去掉所述沟道区域上的光刻胶层； 

所述烘箱，用于对灰化处理后的光刻胶层进行烘烤； 

所述机械臂，用于将所述待加工件从所述湿刻装置放置入所述干刻装置、从所述干刻装置放置入所述灰化装置、从所述灰化装置放置入所述烘箱、以及从所述烘箱放置入所述湿刻装置。 

本实用新型所述的薄膜晶体管制备系统，采用四次刻蚀的加工方法，能够在薄膜晶体管制备过程中，解决半导体层图形和掺杂半导体层图形出现钻蚀的问题，为进一步提高薄膜晶体管制备工艺提供了可行的方案。 

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 

图1为本实用新型实施例一的形成源漏电极图形的流程示意图； 

图2为本实用新型实施例一的薄膜晶体管的图形形成过程的示意图； 

图3为本实用新型实施例二的阵列基板制备方法流程图； 

图4为本实用新型实施例二的阵列基板的图形形成过程的示意图； 

图5是本实用新型实施例五的薄膜晶体管制备系统的结构示意图。