[实用新型]一种容量为2M×8bit的立体封装MRAM存储器有效
申请号: | 201320385621.7 | 申请日: | 2013-06-30 |
公开(公告)号: | CN203423171U | 公开(公告)日: | 2014-02-05 |
发明(设计)人: | 王烈洋;叶振荣;黄小虎;蒋晓华;颜军 | 申请(专利权)人: | 珠海欧比特控制工程股份有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/31;H01L23/495 |
代理公司: | 广东秉德律师事务所 44291 | 代理人: | 杨焕军 |
地址: | 519080 广东省珠*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 容量 bit 立体 封装 mram 存储器 | ||
【技术领域】
本实用新型涉及存储设备,尤其涉及一种容量为2M×8bit的立体封装MRAM存储器。
【背景技术】
目前,很多印刷电路板(PCB)上都需要装有MRAM芯片(MRAM:磁阻型随机数据存储器),由于每一MRAM存储芯片的容量有限,如果在某一应用是要使用很大的MRAM存储空间,那么就要扩充印刷电路板的面积,然后在上面贴置多个MRAM芯片。
由于在一些特定场所,对某些使用印刷电路板的设备所占用的平面空间有一定的限制,可能就需要降低印刷电路板的平面面积;这样的话,相对较难地扩充MRAM印刷电路板(PCB)上的存储空间。
【实用新型内容】
本实用新型要解决的技术问题是提供一种容量为2M×8bit的立体封装MRAM存储器,其能相对降低占用印刷电路板的平面空间。
上述技术问题通过以下技术方案实现:
一种容量为2M×8bit的立体封装MRAM存储器,包括四个容量为512K×8bit的MRAM芯片,其特征在于,还包括从下至上进行堆叠的一个引线框架层和四个芯片层,引线框架层上设有用于对外连接的引脚,四个MRAM芯片分别一一对应地设置在四个芯片层上;所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接,引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。
所述四个MRAM芯片的数据总线、地址线、读信号线、写信号线分别复合,所述四个MRAM芯片的片选信号并置。
由四个容量为512K×8bit的MRAM芯片之间连接成容量为2M×8bit的MRAM存储器的技术属于本技术领域人员通常掌握的技术,本实用新型的创造点是本实用新型利用四个置放芯片层来置放MRAM芯片,然后通过堆叠、灌封、切割后在外表面设置镀金连接线以将置芯片的四个芯片层和一个引线框架层的引脚接线连接成一个立体封装MRAM存储器,通立体封装方式避免在一个芯片层上进行并置所有MRAM芯片,减少了占用印刷电路板的平面空间,从而减少了印刷电路板的平面空间,尤其适合应用于航空、航天领域。
【附图说明】
图1为本实用新型的截面图;
图2为本实用新型的四个MRAM芯片连接示意图。
【具体实施方式】
如图1和图2所示,本实施例提供的一种立体封装MRAM存储器,包括从下至上进行堆叠的一个引线框架层和四个芯片层2、3、4、5:一设有用于对外连接的引脚11的引线框架层1,一贴装有MRAM芯片21的芯片层2,一贴装有MRAM芯片31的芯片层3,一贴装有MRAM芯片41的芯片层4,一贴装有MRAM芯片51的芯片层5;MRAM芯片21、31、41、51均采用容量为512K×8bit的TSOP-44(44个引脚)的封装MRAM芯片;堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将芯片层上露出的电气连接引脚进行相应连接以形成一个容量达16M×8bit、引脚封装为SOP-54(54个引脚)封装的立体封装MRAM存储器,引线框架层1的引脚11作为立体封装MRAM存储器的对外接入信号与对外输出信号的物理连接物。
其中,四个MRAM芯片的数据总线、地址线、读信号线、写信号线分别复合,四个MRAM芯片的片选信号线并置。
引线框架层和四个芯片层可以采用印刷电路板。
上述立体封装MRAM存储器的制备过程如下:
(1)将引脚11焊接在引线框架层1上;将MRAM芯片21、31、41、51分别对应地设置在置放芯片层2、3、4、5上;
(2)将引线框架层1、第一芯片层2、第二芯片层3、第三芯片层4、第四芯片层5从下至上进行堆叠;
(3)使用环氧树脂对一个引线框架层和四个芯片层进行灌封,对灌封后的一个引线框架层和四个芯片层进行切割,以让一个引线框架层和四个芯片层在各自的周边上露出电气连接引脚;
(4)对一个引线框架层和四个芯片层进行表面镀金以形成镀金层,此时,镀金层与四个芯片层在各自的周边上露出的电气连接引脚连接,露出的电气连接引脚之间都相互连接且同时也连接引脚;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海欧比特控制工程股份有限公司,未经珠海欧比特控制工程股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320385621.7/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类