[实用新型]一种FPGA片上SRAM电源

说明书

技术领域

本实用新型涉及微电子领域，尤其涉及一种FPGA片上SRAM电源。

背景技术

集成电路的功耗问题是一个热量问题。所以一切和热量有关的问题，都可能导致芯片功耗的变化。但是在自然环境中，热问题又是一个最为普遍的现象。对于半导体集成电路，这些问题也是同样存在的。自然界的能量总是在不停的转化，芯片通电之后，很多电能要转化为热能。对于规模比较小的芯片，这种转化过来的能量不会对芯片造成致命的伤害。但是对于规模庞大的芯片，比如CPU、GPU、FPGA，出现功耗过大的问题是不可避免的，并且巨大的热量会对芯片造成严重的，不可恢复的破坏。而且，半导体工艺技术的不断进步，芯片特征尺寸的不断减小，不断的提高芯片的速度不再是一个好的选择，人们需要一些能效比较高的电路和工艺技术，来保持半导体行业的快速发展。

功耗问题在FPGA中是一个可靠性的设计，电源的消耗量依赖于内部逻辑的转变数量和适当的工作时钟频率。芯片规模增加，电源的消耗量也增加。一个普通的大规模高速的FPGA芯片设计要求有几个安培的电源电流。没有一个精确的热量分析，热量的增加容易超过允许的最大结温，给芯片造成不可恢复的破坏。功耗问题的考虑是为了成功的设计完整性。FPGA芯片内部存在大量的SRAM存储器，SRAM存储器的电源耗散是芯片热量的重要来源，主要包括以下几种方式：

Dynamic Switching Power(动态开关功耗)：是芯片内部节点电压跃迁时对寄生电容充放电所引起的动态开关功耗。

Static DC Power(静态直流功率)是CMOS电路在低电压摆幅输入信号驱动时所消耗的静态直流功率。

实用新型内容

本实用新型旨在提供一种FPGA片上SRAM电源，用于降低FPGA芯片上SRAM存储器的动态开关功耗和静态直流功率。

为达到上述目的，本实用新型是采用以下技术方案实现的：

本实用新型公开的FPGA片上SRAM电源，包括用于提供1.2V和1.8V的双基准电压的参考电压电路、用于检测SRAM电源电压值和1.2V基准电压并产生数字逻辑输出的电压检测器、用于抑制或补偿SRAM的电源电压并提高SRAM电源电压的驱动能力的电压比较器、用于产生电压泵输出电压的有效VCLK时钟信号的环形振荡器、用于为全芯片的SRAM单元提供3.3V的电源支持的电荷泵；所述参考电压电路连接电压检测器，所述电压检测器连接环形振荡器和SRAM单元，所述电压比较器连接电荷泵，所述环形振荡器连接电荷泵，所述电荷泵为SRAM单元提供工作电源。

优选的，所述考电压电路为带隙基准源，包括：参考电压电路包括八个PMOS管P1、P2、P3、P4、P5、P6、P7、P8，五个NMOS管N1、N2、N3、N4、N5,三个PNP管PNP1、PNP2、PNP3，二个电阻R1、R2，电容C1,三个反相器INV1、INV2、INV3；外部输入信号CTL1与PMOS管P1、P3、NMOS管N1的栅极、反相器INV3的输入端连接，PMOS管P1的漏极连接与PMOS管P2、P4、P6、P7、P8、NMOS管N2的栅极、PMOS管P2、P7的漏极、NMOS管N5的源极连接，PMOS管P3的漏极与PMOS管P4的漏极、NMOS管N1的源极、反相器INV1的输入端，NMOS管N1的漏极连接NMOS管N2的源极，反相器INV1的输出端连接反相器INV2的输入端，反相器INV2的输出端连接PMOS管P5的栅极，反相器INV3的输出端连接NMOS管N3的栅极，PMOS管P5的漏极与NMOS管N3、N4的源极、NMOS管N5的栅极、PMOS管P6的漏极连接，NMOS管N4的漏极连接PNP管PNP1的发射极，NMOS管N5的漏极连接电阻R1的一端，电阻R1的另一端连接PNP管PNP2的发射极，PMOS管P8的漏极输出基准电压Vref并连接电阻R2的一端，电阻R2的另一端连接PNP管PNP3的发射极，PMOS管P1、P2、P3、P4、P5、P6、P7、P8的源极均连接电源VDD，NMOS管N2、N3的漏极、PNP管PNP1、PNP2、PNP3的基极和集电极均连接电源地,电容C1连接在基准电压Vref与电源地之间；所述基准电压Vref为1.2V。