[实用新型]一种芯片使能信号延时控制电路

说明书

技术领域

本实用新型属于电路领域，尤其涉及一种芯片使能信号延时控制电路。

背景技术

集成芯片在现代工业的使用越来越广泛，其以高效率在智能系统中的使用又最为突出。

现有的集成芯片的使能电平一般是根据分压电阻的分压产生，当输入电源电压出现抖动或跌落时，使能信号也会随之抖动，而在芯片正常工作中，是需要稳定的使能信号。在现有的很多芯片中，功率部分电路的供电与芯片自身消耗供电是分开的，同时还具有使能控制、上电的延迟控制及工作状态指示等功能。这些控制信号相互关系就带来了电源与使能控制信号的先后的问题。特别是外置MOSFET的DC/DC控制芯片，其功率部分的供电与控制芯片自己的供电、使能控制均分开的情况下更为突出。

实用新型内容

本实用新型提供了一种芯片使能信号延时控制电路，旨在解决现有芯片在上电和掉电电压不稳定的过程中而使能信号却同步工作导致芯片工作异常的问题。

为了解决上述技术问题，本实用新型是这样实现的：一种芯片使能信号延时控制电路，与芯片U1和电源连接，所述电源为所述芯片U1供电，所述芯片使能信号延时控制电路包括：

与所述电源和所述芯片U1连接，在所述芯片U1上电和掉电时对输入所述芯片U1的使能信号进行延时处理的延时控制模块。

进一步地，所述延时控制模块包括：

分压电阻R1、分压电阻R2、分压电阻R3、分压电阻R4、分压电阻R5、滤波电容C1、第一开关管；

所述分压电阻R1的第一端和所述芯片U1的电源电压输入端分别与所述电源连接，所述分压电阻R1的第二端分别与所述分压电阻R2的第一端、所述滤波电容C1的第一端、所述第一开关管的低电位端以及所述芯片U1的使能信号端连接，所述第一开关管的高电位端与所述分压电阻R4的第一端连接，所述第一开关管控制端分别与所述分压电阻R5的第二端和所述分压电阻R3的第一端连接，所述分压电阻R5的第一端与所述电源连接，所述分压电阻R2的第二端、所述滤波电容C1的第二端、所述分压电阻R3的第二端以及所述分压电阻R4的第二端共接于地。

进一步地，所述第一开关管采用PNP型三极管Q1，所述PNP型三极管Q1的基极为第一开关管的控制端，所述PNP型三极管Q1的集电极为第一开关管的高电位端，所述PNP型三极管Q1的发射极为第一开关管的低电位端。

进一步地，所述第一开关管采用P型MOS管Q2，所述P型MOS管Q2的栅极为第一开关管的控制端，所述P型MOS管Q2的漏极为第一开关管的高电位端，所述P型MOS管Q2的源极为第一开关管的低电位端。

在本实用新型中，通过延时控制模块控制芯片在上电和掉电电压不稳定的过程中使能信号延时，能够解决现有芯片在上电和掉电过程中，使能信号依旧工作导致芯片工作异常的问题。

附图说明

图1是本实用新型实施例提供的芯片使能信号延时控制电路的模块结构图；

图2是本实用新型实施例提供的芯片使能信号延时控制电路的电路结构图；

图3是本实用新型第一实施例提供的芯片使能信号延时控制电路的电路结构图；

图4是本实用新型第二实施例提供的芯片使能信号延时控制电路的电路结构图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体实施例对本实用新型的具体实现进行详细描述：

图1示出了实用新型实施例提供的芯片使能信号延时控制电路的模块结构，为了便于说明，仅列举与本实施例相关的部分。

如图1所示，芯片使能信号延时控制电路，与芯片U1和电源VCC连接，电源VCC为芯片U1供电，芯片使能信号延时控制电路包括：

与电源VCC和芯片U1连接，在芯片U1上电和掉电时对输入芯片U1的使能信号进行延时处理的延时控制模块101。

如图2所示，作为本实用新型一实施例，延时控制模块包括：

分压电阻R1、分压电阻R2、分压电阻R3、分压电阻R4、分压电阻R5、滤波电容C1、第一开关管1011；