[实用新型]一种重联线测试电路

权利要求书

1.一种重联线测试电路，其特征在于，包括：用于提供测试电压的测试电压取样电路，用于根据计算机指令将所述测试电压加到重联线上的通道切换矩阵电路，以及用于测量流过重联线后的电流大小的测试电流取样电路，所述通道切换矩阵电路分别与所述测试电压取样电路以及所述测试电流取样电路连接。

2.如权利要求1所述的电路，其特征在于，所述通道切换矩阵电路包括：电阻R24、R1-R17，MOS管G1-G32，MOS管型号均为AO3400，集成块U1、U4、U5、U6、U7，其中，U4、U5、U6、U7型号均为74HC238，U1型号为74LS245，排阻RP1、RP2、RP3、RP4、RP5，接线排X1、X2、X3、X4、X5、X6、X7、JP1，电容C1、C2、C3，MOS管G1-G16的漏极均与电阻R24的一端连接，电阻R24的另一端接VCC电压源端，MOS管G1-G8的源极分别与接线排X3的引脚1-8连接，MOS管G9-G16的源极分别与接线排X4的引脚1-8连接，MOS管G1-G8的栅极的与排阻RP1的引脚2-9连接，MOS管G1-G8的栅极的还与集成块U4的管脚Y0-Y7连接，MOS管G9-G16的栅极与排阻RP2的引脚2-9连接，MOS管G9-G16的栅极还与集成块U5的管脚Y0-Y7连接，排阻RP1、RP2的引脚1均接电源地，MOS管G17-G32的源极均与测试电压取样电路连接，MOS管G17-G32的源极还均与测试电流取样电路连接，MOS管G17-G24的漏极分别与接线排X5的引脚1-8连接，MOS管G25-G32的漏极分别与接线排X6的引脚1-8连接，MOS管G17-G24的栅极分别与排阻RP4的引脚2-9连接，MOS管G17-G24的栅极还分别与集成块U6的管脚YO-Y7连接，MOS管G25-G32的栅极分别与排阻RP5的引脚2-9连接，MOS管G25-G32的栅极还分别与集成块U7的管脚Y0-Y7连接，排阻RP4、RP5的引脚1均接电源地，电阻R2-R9的一端分别与接线排X3的引脚1-8连接，电阻R2-R9的另一端分别与接线排X5的引脚1-8连接，电阻R10-R17的一端分别与接线排X4的引脚1-8连接，电阻R10-R17的另一端分别与接线排X6的引脚1-8连接，接线排JP1的引脚1、3、5分别与集成块U6的管脚A、B、C连接，接线排JP1的引脚1、3、5还分别与集成块U7的管脚A、B、C连接，接线排JP1的引脚7、9、11、13分别与集成块U1的管脚A1、A2、A3、A4连接，接线排JP1的引脚2、4、6分别与集成块U4的管脚A、B、C连接，接线排JP1的引脚2、4、6还分别与集成块U5的管脚A、B、C连接，接线排JP1的引脚8、10、12、14分别与集成块U1的管脚A5、A6、A7、A8连接，接线排JP1的引脚17接VCC电压源端，接线排JP1的引脚19、20均连接集成块U1的管脚GND，集成块U1的管脚B1与集成块U6的管脚连接，集成块U1的管脚B1还与集成块U6的管脚连接，集成块U1的管脚B1还与排阻RP3的引脚2连接，集成块U1的管脚B2与集成块U6的管脚E3连接，集成块U1的管脚B2还与排阻RP3的引脚3连接，集成块U1的管脚B3与集成块U7的管脚连接，集成块U1的管脚B3还与集成块U7的管脚连接，集成块U1的管脚B3还与排阻RP3的引脚4连接，集成块U1的管脚B4与集成块U7的管脚E3连接，集成块U1的管脚B4还与排阻RP3的引脚5连接，集成块U1的管脚B5与集成块U4的管脚连接，集成块U1的管脚B5还与集成块U4的管脚连接，集成块U1的管脚B5还与排阻RP3的引脚6连接，集成块U1的管脚B6与集成块U4的管脚E3连接，集成块U1的管脚B6还与排阻RP3的引脚7连接，集成块U1的管脚B7与集成块U5的管脚连接，集成块U1的管脚B7还与集成块U5的管脚连接，集成块U1的管脚B7还与排阻RP3的引脚8连接，集成块U1的管脚B8与集成块U5的管脚E3连接，集成块U1的管脚B8还与排阻RP3的引脚9连接，排阻RP3的引脚1接电源地，集成块U1的管脚电阻R1的一端以及电容C3的一端均与接线排X7的引脚1连接，电容C3的另一端接电源地，集成块U1的管脚DIR分别接电阻R1的另一端以及VCC电压源端，集成块U1、U4、U5、U6、U7的管脚GND分别接电源地，管脚VCC分别接VCC电压源端，接线排X7的引脚3接电阻R24的一端，接线排X7的引脚3还接MOS管G1-G16的漏极，接线排X2的引脚1分别接电容C1正极、C2的一端以及VCC电压源端，接线排X2的引脚2分别接电容C1负极、C2的另一端以及电源地，接线排X1的引脚1接测试电流取样电路，接线排X1的引脚2接测试电压取样电路。