[实用新型]基于CPLD的变压器局部放电电-声信号同步监测装置

权利要求书

1. 一种基于CPLD的变压器局部放电电-声信号同步监测装置，包括传感器模块（1）、信号调理模块（3）、四通道同步采样ADC（4）和上位计算机（8）；其特征在于：该装置还包括CPLD控制模块（2）、解串器模块（5）、FIFO存储器（6）和PCI总线接口电路（7）；根据信号的传输流向，所述的传感器模块（1）、信号调理模块（3）、四通道同步采样ADC（4）、解串器模块（5）、FIFO存储器（6）、PCI总线接口电路（7）和上位计算机（8）依次连接；所述的信号调理模块（3）、四通道同步采样ADC（4）、解串器模块（5）、FIFO存储器（6）和PCI总线接口电路（7）的控制端分别与CPLD控制模块（2）相连接，所述上位计算机（8）通过RS232总线与CPLD控制模块（2）相连接；所述的CPLD控制模块（2）分别控制信号调理模块（3）和四通道同步采样ADC（4），对传感器模块（1）采集到的变压器局部放电产生的脉冲电流信号和超声波信号进行预处理和同步A/D变换后，经解串器模块（5）将采样数据暂存在FIFO存储器（6）中，然后在CPLD控制模块（2）的控制下，将8位采样数据拼接成32位数据后，经32位的PCI总线接口电路（7）上传到上位计算机（8），在上位计算机（8）中对电-声信号联合监测数据进行综合分析和处理，以判断变压器内是否存在局部放电现象，同时，所述上位计算机（8）通过RS232总线对CPLD控制模块（2）的工作状态进行监控与设置。

2. 根据权利要求1所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的CPLD控制模块（2）由CPLD芯片（21）以及分别与CPLD芯片（21）连接的高频有源晶振（22）、低频有源晶振（23）、人机交互界面（24）、RS232接口电路（25）组成；所述CPLD芯片（21）的I/O端口分别与信号调理模块（3）、四通道同步采样ADC（4）、解串器模块（5）、FIFO存储器（6）、PCI总线接口电路（7）的控制端和RS232接口电路（25）的数据端双向连接，所述RS232接口电路（25）与上位计算机（8）双向连接，所述高频有源晶振（22）、低频有源晶振（23）分别与CPLD芯片（21）的两个全局时钟端口连接。

3. 根据权利要求1或2任一所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的传感器模块（1）包括罗果夫斯基线圈传感器A（11）、罗果夫斯基线圈传感器B（12）、超声波传感器A（13）和超声波传感器B（14）；其中，罗果夫斯基线圈传感器A（11）和罗果夫斯基线圈传感器B（12）分别安装在变压器高、低压侧的中性点处，其频带宽度设置为10kHz～10MHz；超声波传感器A（13）和超声波传感器B（14）分别通过凝胶耦合剂粘贴在变压器的高、低压侧油箱壁上，其带宽为40kHz～200kHz。

4. 根据权利要求3所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的信号调理模块（3）主要由程控放大器（31）和程控滤波器（32）组成，所述程控放大器（31）的输入端与传感器模块（1）的输出端相连接，程控放大器（31）的输出端与程控滤波器（32）的输入端相连接，程控滤波器（32）的输出端与四通道同步采样ADC（4）的输入端相连接。

5. 根据权利要求3所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的解串器模块（5）主要由解串器A (51)、解串器B (52)、解串器C (53)和解串器D (54)共4个解串器组成；且解串器模块（5）的串行数据输入端与四通道同步采样ADC（4）相连接，并行数据输出端与FIFO存储器（6）的8位并行数据输入端相连接。

6. 根据权利要求5所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的FIFO存储器（6）主要由8位FIFO芯片A (61)、8位FIFO芯片B (62) 、8位FIFO芯片C (63)和8位FIFO芯片D (64)组成，且这4个FIFO芯片的8位并行数据输出总线Q[7:0]依次与PCI总线接口电路（7）的32位并行数据输入总线D[31:0]相连接。

7. 根据权利要求5所述的基于CPLD的变压器局部放电电-声信号同步监测装置，其特征在于：所述的四通道同步采样ADC（4）的采样精度为8位，转换速率达100MSPS，具有4个同步采样通道，其4路同步LVDS串行数据输出端分别与解串器模块（5）的4个串行数据输入端相连。