[实用新型]一种多功能信令采集卡

说明书

技术领域

本实用新型涉及通信技术，尤其涉及一种基于CPCI架构的多功能信令采集卡。

背景技术

技术词解释：

CPCI：称紧凑型PCI，其是国际工业计算机制造者联合会于1994提出来的一种总线接口标准。

DB68接口：D型数据接口的一种。

PCI：外设互联标准。

PCIE：最新的总线和接口标准。

目前电信运营商、移动运营商、信令采集厂商都有自己的基于CPCI架构的局方设备，因此若需要对其进行信令采集，则需要购买相对应的通信信令采集设备。对于这些相对应的通信信令采集设备，其价格较为昂贵，而且其通常是采用集成度高的DB68接口，但是由于DB68接口必须通过接口转换后才能与局方链路的接口连接，因此用户在购买通信信令采集设备的同时，还需要购买用于接口转换的设备，由此可得，这样会增加用户的购买成本，而且还占摆放空间。另外，一旦这些通信信令采集设备出现问题时，用户需要通知该采集设备的提供商安排工程技术人员来进行维修和维护，这样则会大大影响自有设备的业务的正常运行，造成用户的利益损害以及降低用户的使用体验感。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种体积小、成本低以及基于CPCI结构的多功能信令采集卡。

本实用新型所采用的技术方案是：一种多功能信令采集卡，包括基于CPCI结构的前板以及基于CPCI结构的后板，所述基于CPCI结构的前板上设有处理器、物理层PHY芯片、HDLC解码芯片以及信令解码芯片，所述的处理器分别与物理层PHY芯片和HDLC解码芯片连接，所述的HDLC解码芯片与信令解码芯片连接；

所述基于CPCI结构的后板上设有与信令解码芯片连接的RJ48接口电路以及与物理层PHY芯片连接的网口。

进一步，所述的RJ48接口电路包括RJ48接口，所述的RJ48接口依次连接有变压器、拨码开关电路以及阻抗匹配电路，所述的阻抗匹配电路与信令解码芯片进行连接。

进一步，所述信令解码芯片的个数为2，所述RJ48接口电路的个数为2,所述2个信令解码芯片分别与2个RJ48接口电路一一对应连接，并且所述2个信令解码芯片均与HDLC解码芯片进行连接。

进一步，所述网口的个数为2，所述的2个网口均与物理层PHY芯片进行连接。

进一步，所述的HDLC解码芯片通过PCI通信方式或PCIE通信方式进而与处理器进行连接。

进一步，所述的HDLC解码芯片通过TDM接口进而与信令解码芯片进行连接。

进一步，所述的HDLC解码芯片还连接有总线接口。

进一步，所述的HDLC解码芯片为基于FPGA的HDLC解码芯片，或者采用型号为CN8478的HDLC解码芯片。

进一步，所述的信令解码芯片采用型号为DS26518的信令解码芯片。

本实用新型的有益效果是：由于本实用新型采用了基于CPCI结构的前板和后板，因此本实用新型具有热插拨功能，而且能直接插入CPCI机箱里，便于用户使用。另外，由于本实用新型采用RJ48接口电路，因此本实用新型能够直接与局方链路的接口进行通信连接，这样就无需购买用于接口转换的设备，从而便于用户使用，而且节省购买成本以及节省摆放空间。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是本实用新型一种多功能信令采集卡的结构示意图；

图2是本实用新型一种多功能信令采集卡的一具体实施例结构示意图；

图3是本实用新型一种多功能信令采集卡中RJ48接口电路的一具体实施例结构示意图。

具体实施方式

由图1至图3所示，一种多功能信令采集卡，包括基于CPCI结构的前板以及基于CPCI结构的后板，所述基于CPCI结构的前板上设有处理器、物理层PHY芯片、HDLC解码芯片以及信令解码芯片，所述的处理器分别与物理层PHY芯片和HDLC解码芯片连接，所述的HDLC解码芯片与信令解码芯片连接；

所述基于CPCI结构的后板上设有与信令解码芯片连接的RJ48接口电路以及与物理层PHY芯片连接的网口。所述信令解码芯片与RJ48接口电路一一对应连接，即所述信令解码芯片的个数与RJ48接口电路的个数一致。另外，由于所述的前板和后板均是基于CPCI结构的，因此所述的前板是通过高速连接器进而与后板连接的，也就是说，所述的RJ48接口电路是通过高速连接器进而与信令解码芯片进行连接的。