[实用新型]超高频陡前沿陡后沿方波信号发生器

说明书

技术领域

本实用新型涉及一种方波信号发生器，更具体地，涉及一种能够产生上升沿和下降沿为200ps，脉冲宽度在1ns至5ns之间可调的方波信号发生器。此脉冲发生器用以驱动电光调制器(EOM)。

背景技术

目前，许多专利文献都专门阐述了如何产生满足各种要求的窄脉冲的问题。人们关注的窄脉冲产生方法主要有两大类：光电方法和电子方法。光电方法可以得到ps级宽度的脉冲，并且一致性好，是最有前途的一种方法，但目前还未能进入实用阶段。电子方法主要又可以分三种：第一种是利用高速CMOS逻辑门电路的竞争现象产生窄脉冲，这种方式能产生近似各阶微分高斯脉冲，但输出脉冲幅度低，通常为几百mV，电路静态功耗较大；第二种是传统的基于BJT的雪崩击穿导通控制电容放电形成窄脉冲。这类脉冲发生器输出脉冲幅度大、电路静态功耗接近零、脉冲宽度小且容易控制，但一般只能产生近似高斯脉冲，频谱直流分量大，需要经过严格的波形成型才能符合美国联邦通信委员会(FCC)辐射掩蔽标准；第三种是利用各种高速电子器件，如隧道二极管、阶跃恢复二极管、脉冲放电管、砷化稼场效应管逻辑电路等集成电路。但这些发生器大部分都是体积大，笨重，难于控制，而且基本上只能出现陡峭的上升沿或陡峭的下降沿信号，并且产生的信号不是方波信号，很难用于同时要求上升沿和下降沿都很陡峭的环境下。

实用新型内容

为了满足电光调制器同时需要陡峭的上升沿和陡峭的下降沿信号这一要求，本实用新型提供一种超高频陡前沿陡后沿方波信号发生器，包括核心芯片、电源模块，存储器模块，指令信号模块，其特征在于还包括一个高速信号接口模块，所述核心芯片输入端与电源模块和指令信号模块电连接，核心芯片输出端分别与存储器模块的地址总线和高速信号接口模块电连接，核心芯片的输入输出端与存储器模块的数据总线电连接。

作为本实用新型的一个优选技术方案，其特征在于以FPGA芯片作为核心芯片。由于FPGA芯片为可编程的逻辑器件，本品使用此FPGA芯片作为逻辑控制单元和信号发生单元，其外围电路电源模块，存储器模块，指令信号模块和与FPGA相连的高速信号接口模块。本实用新型集成度强，体积小，可以在0～1GHz之间实现频率可调、方波脉冲宽度最小可为700ps，脉宽为1ns及更宽时性能稳定，输出高电压为1.4V。该方波发生器工作性能稳定可靠，自动化程度高，成本低，功耗极低。

附图说明

图1为超高频陡前沿陡后沿方波信号发生器的结构示意图。

具体实施方式

如图1所示，一种超高频陡前沿陡后沿方波信号发生器，其以FPGA芯片作为核心芯片1，由于FPGA芯片为可编程的逻辑器件，本品使用此FPGA芯片作为逻辑控制单元和信号发生单元，其外围电路电源模块2，存储器模块7，指令信号模块3和与FPGA相连的高速信号接口模块6。所述FPGA单元输入端4与电源模块2和指令信号模块3电连接，FPGA单元输出端5分别与存储器模块7的地址总线和高速信号接口模块6电连接，FPGA单元的输入输出端与存储器模块7的数据总线电连接。本实用新型集成度强，体积小，可以在0～1GHz之间实现频率可调、方波脉冲宽度最小可为700ps，脉宽为1ns及更宽时性能稳定，输出高电压为1.4V。该方波发生器工作性能稳定可靠，自动化程度高，成本低，功耗极低。