[实用新型]TFT阈值电压补偿电路、移位寄存器和显示装置

说明书

技术领域

本实用新型涉及显示技术领域，尤其涉及一种薄膜晶体管（Thin Film Transistor，TFT）阈值电压补偿电路、移位寄存器和显示装置。

背景技术

栅极阵列集成电路（Gate-driver on Array，GOA）技术能够利用TFT来实现移位寄存器的电路功能，将移位寄存器集成到像素阵列基板之上。GOA可以与像素基板在同一制程工艺下完成，从而简化了整个显示装置的生产流程。

尽管GOA技术存在上述优点，但其目前存在的问题在于，集成在阵列基板上的移位寄存器对TFT特性的依赖性很高，尤其是TFT的当前阈值电压对移位寄存器的稳定性影响尤其巨大。这是因为构成移位寄存器的TFT的当前阈值电压的不均匀性或当前阈值电压的偏移均会造成移位寄存器误动作或者失效。

然而，目前针对于低温多晶硅薄膜晶体管（Low Temperature Poly-silicon Thin Film Transistor，LTPS-TFT）的工艺制程尚处于不成熟阶段，制作出的LTPS-TFT的当前阈值电压无法得到有效的保证，各LTPS-TFT的当前阈值电压存在不一致性，与此同时，LTPS需要对非晶硅薄膜进行晶化，该过程造成LTPS-TFT在玻璃基板内部，当前阈值电压也会有差异，表现在源漏电流与栅源电压（I_ds-V_gs）特性曲线上，即为其（I_ds-V_gs）也随着当前阈值电压产生偏移；针对非晶硅TFT，在长期工作后，其当前阈值电压会随着正应力的影响产生漂移，表现在源漏电流与栅源电压（I_ds-V_gs）特性曲线上，即为其（I_ds-V_gs）也随着当前阈值电压的偏移而产生偏移。

下面通过图1和图2中所示的利用LTPS技术制备的处于正常状态下的和非正常状态下的N型TFT的I_ds-V_gs转移特性曲线为例对移位寄存器失效的原因进行说明。其中标号为a的曲线是在源漏电压为10.1V时得到，反映了薄膜晶体管处于饱和状态下的转移特性。标号为b的曲线为源漏电压在0.1V时得到，反映了薄膜晶体管处在非饱和状态下的转移特性。从图1中可以看到，在非饱和状态下，当栅源电压为0V时，其关态电流（也即源漏电流）小于10^-11A，图2中0V栅源电压下的关态电流将大于10^-9A。在图2中的TFT的工作于亚阈工作区，其源漏电流与栅源电压为指数关系，当栅极的电压出现一定的扰动后，其关态电流将会有非常大的变化。具有图2中的特性曲线的TFT组成移位寄存器存在以下两种问题：首先大的关态电流造成移位寄存器的功耗增大，其次过大的关态电流将可能造成移位寄存器中的存储电容上的电荷无法得到保持，相关的薄膜晶体管将无法正常关闭，进而造成移位寄存器无法正常工作。

综上所述，薄膜晶体管的当前阈值电压偏移现象将严重影响薄膜晶体管的正常关闭，进而影响到包含该薄膜晶体管的电路结构的正常工作；在移位寄存器中，若控制信号输出的薄膜晶体管发生当前阈值电压不一致或偏移，将直接影响整个移位寄存器的正常输出。

实用新型内容

本实用新型实施例提供了一种TFT阈值电压偏移补偿电路、移位寄存器和显示装置，用以解决现有的移位寄存器中由于输出端的薄膜晶体管当前阈值电压不一致或偏移而导致无法工作的问题。

本实用新型实施例提供的具体技术方案如下：

一种薄膜晶体管阈值电压补偿电路，包括：输入端、与所述薄膜晶体管的源极相连的输出端、依次串联的第一至第K电阻、第K可连接链接和至少一个第一可连接链接，所述K为大于1的正整数；其中，

所述第K可连接链接，其与第K电阻对应，设置在所述输入端与所述输出端之间，用于在所述薄膜晶体管的当前阈值电压与设定的标准阈值电压一致时，导通输入端和输出端的连接，在所述薄膜晶体管的当前阈值电压与设定的标准阈值电压不一致时，断开输入端和输出端的连接；

所述第一可连接链接，设置在位于第k电阻和第k+1电阻之间的串联节点和所述输出端之间，用于在所述薄膜晶体管的当前阈值电压与设定的标准阈值电压不一致时，断开或导通输出端与所述第k电阻的连接，其中，k为大于等于1小于等于K-1的正整数；

第一电阻，其一端和第二电阻的另一端连接，其另一端接地；

第K电阻，其一端连接输入端，其另一端与第K-1电阻的一端连接；