[实用新型]一种单发射流水线处理器

说明书

技术领域

本实用新型属于处理器技术领域，涉及一种单发射流水线处理器。

背景技术

开发指令级并行是提高处理器性能的关键技术。目前主要通过深度流水和指令多发射等方式提高指令并行度，其中指令多发射技术对软硬件要求较高，从可靠性的应用角度出发，嵌入式处理器多采用单发射的多级流水线处理器。

相对于多发射处理器而言，单发射处理器的主要特征为每次启动一条指令进入流水线。单发射五级流水线处理器结构如图1中100所示，100共包括取指级IF、译码级ID、执行级EX、存储器访问级M和写回级WR五级流水，各流水级包含各自的逻辑，各流水级之间以寄存器组101、102、103、104、105相隔，指令inst和指令地址PC随着流水线的推进依次向WR级推进，即每一级的PC和inst均唯一对应。处理器正常运行模式下，如果取指命中，IF从指令cache中取得指令，如果不命中，IF从主存中取指令并更新至指令cache，指令在IF的最后一个时钟周期指令并且有效锁存至寄存器，ID进行指令译码并取源操作数同时产生CALL和分支转移指令的目标地址，EX主要根据ID的译码信息及源操作数进行算术、逻辑运算并产生JMPL/RETT的跳转地址，M主要负责访问数据存储体，WR将前面各级的运算结果写回寄存器文件106并改变处理器状态。

流水线技术在显著提高处理器性能的同时，引入了一些问题，如同一时刻有多条指令在不同的指令流水级、一条指令要经过多个流水级才改变处理器状态等，这些问题使处理器的精确控制，尤其是精确异常的控制更为复杂。所谓的异常指除分支指令以外改变正常指令执行顺序的事件，它或者由一条指令引起（如未定义指令）、或者由外部中断引起（如I/O设备请求），其中精确异常指由一条具体指令引起的异常，以SPARC V8体系架构的处理器为例，其精确陷阱的定义为：精确异常由一条具体的指令引起，并且处理器状态未被引起异常的指令改变，精确异常的处理需满足以下条件：（1）将引发异常的指令的地址PC和下一条指令的地址NPC保存在本地寄存器；(2)引发异常的指令之前的指令已经完全的执行；（3）引发异常的指令之后的指令都没有执行。由上述定义可知，假设A指令产生精确异常，那么处理器必须保证A之前的指令执行完毕，A之后的指令没有执行，或者说A之后的指令必须为无效执行（即虽然执行但是执行的结果不会改变处理器状态，执行的结果不会写寄存器文件106）。

图2中200描述了某款嵌入式处理器所有精确异常的产生及处理流程，对于WR之前的异常，会经过异常优先级排列逻辑204产生优先级最高的异常，并将优先级最高异常的信息（如异常类型）和异常标志位存在寄存器组205、206、207、208中的有关寄存器中，然后在流水线中传递异常的信息，直到WR级会检测由寄存器组208传递而来的异常标志位是否有效，如果异常标志位有效，那么将指令的PC值写进寄存器文件201的同时将异常的信息写入处理器相关寄存器202。从上面的分析知：在一条引起异常的指令B到达WR之前，取指级IF并不知情，IF会花费大量的时钟周期从主存中取指令，但是这些后续指令实际上是必须被废除、不能被执行的无效指令。这样导致付出极大时间代价取来的指令是不会被执行的指令，显然这种情况不合理。

图3中300将100和200结合在一起进行进一步的阐述。如300所示，多路选择器307根据各流水级内的标志信号选择下一条指令地址NPC的值，如果无任何特殊指令，那么NPC为PC值顺序加一，如果处理器执行的转移指令，处理器会根据转移指令的类型选择NPC，NPC可能为ID段生成call/branch指令的地址308或者为由JMPL/RETT指令的地址309。如果307检测到WR级的异常标志位有效，那么NPC就选择WR级生成的异常转移地址301，同时多路选择器302将写回级WR中的指令地址PC写入寄存器文件303。