[实用新型]一种基于FPGA的传感器网络SoC原型验证平台

说明书

技术领域

本发明属于集成电路技术领域，涉及一种传感器网络SoC的原型验证平台，具体涉及一种基于FPGA的传感器网络SoC的可重用验证平台。

背景技术

随着集成电路设计技术的发展，目前已经进入系统芯片设计时代。系统芯片，也称为SoC(System-on-Chip)，是从整个系统的功能和性能出发，用软硬件的设计和验证方法，利用IP复用，在一个芯片上实现复杂的功能。

在SoC的设计过程中，验证为极其重要的步骤，其目的是要保证设计数据和设计规范的一致性。功能验证在集成电路设计过程中要占50-80％的工作量。基于原型验证平台的SoC验证是一种主流的验证方法之一。芯片原型可以采用软原型或者虚拟原型，即将待验证的设计对象采用软件的形式进行表示。这种方法的仿真程度很高，但由于SoC硬件模块数目众多、内嵌软件复杂，基于软原型或虚拟原型的验证会变得十分缓慢，而且调试软件极不方便。随着FPGA技术的快速发展，其速度、规模不断增大，成本不断降低，使得以其为硬件载体进行芯片原型验证成为一种重要方法。从而在系统芯片开发前期，利用FPGA提供一个可尽早仿真、验证系统芯片的平台，以实时的方式运行协同设计所产生的软硬件代码，尽早的发现系统集成过程中的问题，从而达到加快芯片的开发速度、提供成功率的目的。

随着嵌入式系统、无线通信、网络等技术的快速发展，具有感知、计算和无线网络通信能力的传感器以及由其构成的无线传感器网络引起了人们的极大关注，低成本、小型化的无线传感器网络SoC需求也越来越迫切。

ARM7核是ARM公司的一个成熟的IP核，基于该IP核的SoC具有稳定性高，开发能力强等优点。为了加快基于ARM7核的无线传感器网络SoC的设计速度，提高设计成功率，迫切需要传感器网络SoC的原型验证平台。

发明内容

本发明鉴于基于软原型或者虚拟原型的SoC验证速度慢，同时鉴于ARM7核的广泛应用，提供了一种面向ARM7的、基于FPGA的传感器网络SoC的原型验证平台，为提高传感器网络SoC流片成功率，加快传感器网络SoC的开发，降低传感器网络SoC应用系统的开发成本提供可能。

本发明通过如下技术方案实现：

提供一种基于FPGA的传感器网络SoC原型验证平台，包括PC上位机、FPGA母板和可插拔式子板；FPGA母板和PC上位机连接；所述FPGA板设有子板接口、FPGA芯片、ARM7测试芯片及其他外围电路；所述子板接口包括ADC子板接口、无线收发子板接口、模拟传感器接口、智能传感器接口，扩展接口；所述可插拔式子板包括多通道ADC子板、无线收发子板、模拟传感器接口子板、智能传感器接口子板；所述多通道ADC子板插在ADC子板接口内、无线收发子板插在无线收发子板接口内、模拟传感器数据子板插在模拟传感器接口内，智能传感器数据子板插在智能传感器接口内。

所述FPGA母板核心功能是模拟传感器网络SoC芯片的逻辑模型，对传感器网络SoC原型进行诊断调试，并为各个子板的互连互通提供丰富的资源接口。

所述无线收发子板用于模拟、验证传感器网络SoC的无线收发模块，包括无线ZigBee收发芯片、时钟电路、天线，电源电路。

所述模拟传感器接口子板用于模拟、验证传感器网络SoC的模拟传感器接口，能兼容多种模拟传感器的数据接入，采用I/V变换、放大、滤波等调理电路将传感器输入的模拟信号做相应的变换，并传递给多通道ADC子板进行数模转换。

所述智能传感器接口子板用于模拟、验证传感器网络SoC的智能传感器接口、能接入CAN接口、SPI接口、IIC接口以及UART接口的智能传感器信号。

所述扩展接口用于原型验证平台的资源扩展及调试，FPGA母板上引出了大量的FPGA的I/O口用于功能扩展。

上述平台的原型验证平台的验证方法如下

1)模块级验证

验证硬件平台各个模块的正确性，保证传感器网络SoC各个模块工作正常、接口符合时序要求。

2)系统级验证

通过加载编译产生的内核文件到原型验证系统的存储器中，CPU就可以读写存储器运行操作系统，进一步进行传感器网络SoC所有应用程序的原型验证。

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明为采用母板加可插拔子板的传感网SoC的原型验证平台，具有一定的灵活性、通用性。

附图说明

图1是本发明提供的一种基于FPGA的传感器网络SoC原型验证平台的硬件结构示意图。