[实用新型]一种可优化VCO相位噪声性能的新型开关结构

说明书

技术领域

本实用新型涉及一种高性能射频锁相环芯片设计，尤其涉及一种可优化VCO相位噪声性能的新型开关结构，属于半导体集成电路技术领域。

背景技术

锁相环作为时钟频率合成模块或者射频芯片中的本振频率合成模块，在各种芯片产品中有着广泛的应用。随着电子产业的发展以及各种新的通信标准的提出，人们对单芯片集成更多通信协议的要求越来越高，不同通信协议占用频带的不同意味着锁相环在保证良好相位噪声性能的同时需要有更宽的频率覆盖范围。

经典的模拟锁相环电路模块包括：鉴频鉴相器（PFD）、模拟环路滤波器（LPF）、压控振荡器（VCO）、分频器等；与模拟锁相环不同，数字锁相环采用TDC替代鉴频鉴相器，数字滤波器替代模拟滤波器，数控振荡器（DCO）替代压控振荡器（VCO）。VCO或者是DCO，作为锁相环的主要组成部分，其相位噪声性能直接影响整个锁相环的相位噪声性能。在锁相环系统设计中为了保证合理的振荡器增益，宽频率覆盖范围的锁相环往往通过在振荡器中加入更多的开关改变谐振腔的电容值实现，如图7所示。但是CMOS工艺中开关的非理想特性会严重恶化振荡器的相位噪声性能。

传统宽频率覆盖范围VCO电路中开关电路结构如图1所示。开关由三个MOS开关管M0、M1、M2组成，理想情况下，当控制电压SW为高时开关理想导通，电容C0、C1接入谐振腔两端，增大谐振腔电容值，VCO振荡在低频段；当控制电压SW为低时开关理想关断，电容C0、C1脱离谐振腔，VCO振荡在高频段。然而，实际MOS管开关导通与关断情况下的等效电路如图2所示，导通情况下开关寄生电阻Rds严重影响电容C0和C1的谐振腔Q值，导致低频段相位噪声恶化。为了减小开关导通对谐振腔Q值的影响，需要加大开关尺寸；关断情况下开关寄生非线性电容Cdg/Cdb(Csg/Csb)接入谐振腔中，高频的VCO输出信号几乎全部通过电容C0、C1进入到非线性电容的两端，使得谐振腔中的电容随着振荡幅度的变化不断变化，恶化了VCO的相位噪声性能。特别是当VCO工作在最高频率时，所有开关电路的开关都断开，整个开关电路在谐振腔中表现为一个非常大的非线性电容，会严重影响压控振荡器的相位噪声性能。可以通过减小开关尺寸来降低非线性电容的影响，但小尺寸开关又会严重影响VCO低频段的相位噪声性能。可见传统的开关结构不能兼顾高低频段相位噪声性能，特别是在VCO频率覆盖范围很高的情况下。

实用新型内容

本实用新型所要解决的技术问题是克服现有技术的缺陷，提供一种新型的CMOS开关结构，在不影响宽频率覆盖范围VCO低频段相位噪声性能的同时优化其高频段相位噪声性能。

为解决上述技术问题，本实用新型提供一种可优化VCO相位噪声性能的新型开关结构，包括三个栅极共连并与控制电压SW连接的第一MOS开关管、第二MOS开关管、第三MOS开关管；所述第二MOS开关管、第三MOS开关管的源极接地，漏极分别与第一MOS开关管的源极和漏极连接，其特征是，还包括两个MOS电容管，两个MOS电容管的栅极分别连接到所述第一MOS开关管的源极和漏极；两个MOS电容管的源极共连至地；两个MOS电容管的漏极均接地。

由上述各元件连接构成的开关结构作为一开关支路，多个所述开关支路并联构成开关阵列。

所述开关阵列采用二进制数字控制位或者任何其它数字编码方式进行控制。

本实用新型所达到的有益效果：

本实用新型在传统VCO开关电路结构基础上，加入非线性电容补偿电路，很好的补偿了在开关断开时的开关非线性寄生电容对VCO相位噪声的影响。通过分析该改进的开关电路结构，以及仿真验证，可以看到该改进结构在开关全部断开时对压控振荡器的相位噪声性能有良好的改善，并且在开关全部导通时对电路几乎没有影响。在现今的压控振荡器的设计中，随着频率的升高，频率覆盖范围的加宽，本实用新型将会大大提高VCO的高频段相位噪声性能。

附图说明

图1是传统VCO开关结构；

图2是传统VCO开关等效电路；

图3是本实用新型的新型VCO开关结构；

图4是本实用新型的新型VCO开关电路的电路模型；

图5是本实用新型的新型VCO开关电路半边电路模型；

图6是开关断开时Cd01与Cg3的电容曲线；

图7是采用传统开关阵列结构的VCO；

图8 采用新型开关阵列结构的VCO；

图9开关全部导通时采用传统和新型开关结构的VCO相位噪声曲线；

图10 开关全部断开时采用传统和新型开关结构的VCO相位噪声曲线。

具体实施方式