[实用新型]数字脉冲信号发生器

说明书

技术领域

本实用新型涉及的是一种数字脉冲信号发生器，属于脉冲信号发生器技术领域。

背景技术

数字脉冲信号发生器是一种脉冲周期、脉宽、延时、输出幅度以及直流偏移量都可调节的基础仪器，现有的仪器要么采用波段开关加细调电位器调节性能参数的模拟方法，脉冲输出往往不够精确，很多时候往往要借助更高级别仪器来测量。要么采用数字技术，但是在高速或者小数的情况下，会使输出信号很不稳定，使得使用起来很不可靠。故一种简单稳定且方便的数字脉冲信号发生器是很有实用价值的。

发明内容

本实用新型提出的是一种数字脉冲信号发生器，运用DDS技术和数字脉冲信号发生器相结合，克服现有数字脉冲信号发生器输出稳定性能的缺陷，以更加简单电路实现数字式脉冲信号发生器，旨在克服现有仪器所存在的缺陷，使得数字脉冲信号发生器变得实用简单可靠。

本实用新型的技术解决方案：其结构包括FPGA、滤波器、偏置器、放大器、高分辨彩色液晶显示屏、DSP微处理器，其中DSP微处理器的第一信号输出/输入端与FPGA的信号输入/输出端对应相接，DSP微处理器的第二信号输出/输入端与键盘的信号输入/输出端对应相接，FPGA的第一信号输出端连接第一滤波器的信号输入端，第一滤波器的信号输出端连接第一衰减器的信号输入端，第一衰减器的信号输出端与第一偏置器的信号输出端连接第一放大器的信号输入端，FPGA的第二信号输出端连接第二滤波器的信号输入端，第二滤波器的信号输出端连接第二衰减器的信号输入端，第二衰减器的信号输出端与第二偏置器的信号输出端连接第一放大器的信号输入端，FPGA的第一信号输入端接参考源的信号输出端；DSP微处理器的信号输出端接高分辨彩色液晶显示屏的信号输入端。

本实用新型的优点：采用高性能DSP进行控制、计算，采用大规模集成电路和FPGA器件构建等精度计数器对输出脉冲信号的脉冲周期、脉冲脉宽、脉冲延等进行运算定标输出，采用高速DSP处理器进行控制以及彩屏显示，脉冲宽度分辨达到1ns，设置简单，图形化处理，直观可见。单片FPGA实现，图形化显示，数字技术，电路简单，性能稳定可靠，成本节约，功能完善，使用方便友好。

附图说明

附图1是数字脉冲信号发生器的结构示意图。

具体实施方式

对照附图，其结构包括FPGA、滤波器、偏置器、放大器、高分辨彩色液晶显示屏、DSP微处理器，其中DSP微处理器的第一信号输出/输入端与FPGA的信号输入/输出端对应相接，DSP微处理器的第二信号输出/输入端与键盘的信号输入/输出端对应相接，FPGA的第一信号输出端连接第一滤波器的信号输入端，第一滤波器的信号输出端连接第一衰减器的信号输入端，第一衰减器的信号输出端与第一偏置器的信号输出端连接第一放大器的信号输入端，FPGA的第二信号输出端连接第二滤波器的信号输入端，第二滤波器的信号输出端连接第二衰减器的信号输入端，第二衰减器的信号输出端与第二偏置器的信号输出端连接第一放大器的信号输入端，FPGA的第一信号输入端接参考源的信号输出端；DSP微处理器的信号输出端接高分辨彩色液晶显示屏的信号输入端。

上述FPGA是一块可编程逻辑芯片，本机使用的是ALTERA的EP2C8Q208，运用硬件描述语言VHDL进行编程，FPGA芯片内部逻辑结构主要有DDS核心、锁相环路、脉冲信号发生器电路等组成。

当仪器设置到脉冲输出时，首先根据用户设置的脉冲周期，宽度和脉冲延迟等进行运算得出相关频率，设置FPGA内部的DDS信号源产生对应频率，然后送入FPGA内部锁相环，倍频输出相关高速 时钟信号给脉冲信号发生器，脉冲信号发生器根据输入的时钟信号产生周期、脉宽、延迟等可调的脉冲信号经过直流电平合成，衰减，放大等电路得到最后用户需要的周期、脉宽、延迟、幅度、直流偏移可调的脉冲信号。脉冲周期的长度根据脉冲信号发生器内部的数据位数决定，脉冲宽度的设置最小宽度由锁相环输出的高速时钟信号以及后级放大器带宽来决定，最小分辨由时钟频率决定，本机内部时钟达到1GHz，故最小分辨为1ns。由于本机的所有参数都是用户设置，理论在保证参考源的准确稳定的情况下，可以做到完全无误差，结合图形化显示操作界面给用户使用带来了更加稳定可靠的体验。

可以看到整个数字脉冲信号发生器实现简单，高效，可以预期的是成本的下降，使用的方便，性能指标得到大大提高。