[发明专利]一种抗单粒子效应的带隙基准

权利要求书

1.一种抗单粒子效应的带隙基准，包括：栅极相互连接的第一PMOS管M1、第二PMOS管M2和第三PMOS管M3，基极与集电极都接地的第一三极管Q1、第二三极管Q2和第三三极管Q3，以及运算放大器F，其中，所述第一PMOS管M1、第二PMOS管M2和第三PMOS管M3的源极分别连接电源VDD，所述第一PMOS管M1的漏极和第一三极管Q1的发射极均连接运算放大器F的反相输入端（X），所述第二PMOS管M2的漏极连接运算放大器F的同相输入端（Y），所述第二三极管Q2的发射极通过电阻R1连接运算放大器F的同相输入端，所述第三PMOS管M3的漏极构成带隙基准输出端V_out，所述第三三极管Q3的发射极通过电阻R2连接第三PMOS管M3的漏极，其特征在于，所述的运算放大器F的同相输入端Y连接用来实现受到单粒子效应时的分流电流的辅助电路（B）。

2.根据权利要求1所述的一种抗单粒子效应的带隙基准，其特征在于，所述的辅助电路（B）包括有第一NMOS管M4、第二NMOS管M5和第四PMOS管M6，其中，所述的第一NMOS管M4、第二NMOS管的发射极接地，所述的第一NMOS管M4、第二NMOS管的栅极相连，该相连点还连接第二NMOS管M5的漏极与第四PMOS管M6的漏极的连接点，第一NMOS管M4的漏极连接所述的运算放大器F的同相输入端Y，所述第四PMOS管M6的栅极和发射极连接电源VDD。

3.根据权利要求1所述的一种抗单粒子效应的带隙基准，其特征在于，所述的第一三极管Q1、第二三极管Q2和第三三极管Q3为PNP管。

4.根据权利要求1所述的一种抗单粒子效应的带隙基准，其特征在于，所述的第二三极管Q2的面积为第一三极管Q1的n倍，其中n为大于等于1的整数。

5.根据权利要求2所述的一种抗单粒子效应的带隙基准，其特征在于，所述的第四PMOS管M6与第二PMOS管M2管尺寸相同，版图设计使用共质心布局，并使第四PMOS管M6与第二PMOS管M2管的漏极相接近。