[发明专利]一种适用于向量处理器的通用CRC并行计算部件及方法

权利要求书

1.一种向量处理器的通用CRC并行计算部件，其包括：16个子数据块CRC编码器和一个子块编码合并模块，其中每个子数据块CRC编码器接收将待编码信息等分成16个子数据块后的其中一个子数据块，并通过所述编码系数矩阵对其进行编码，所述子块编码合并模块将16个子数据块CRC编码器输出的编码结果进行合并后输出编码数据，其输出反馈至第一个子数据块CRC编码器，与第一个子数据块进行异或后参与编码。

2.如权利要求1所述的向量处理器的通用CRC并行计算部件，其中，所述子数据块编码器由32个位乘异或单元组成，，每个位乘异或单元输入为子数据块和编码系数矩阵对应的一行，其按对应位进行乘法后得到32个比特数据，再规约异或得到1位输出结果，32个位乘异或单元产生32个比特，合并组成一个32比特输出结果。

3.如权利要求1所述的向量处理器的通用CRC并行计算部件，其中，子块编码数据合并单元共由15个32比特位异或单元组成，15个位异或单元由4级组成，其中第一级8个、第二级4个、第三级2个、第四级1个，经过4级的位异或单元运算，将16个子数据块编码结果合并为1个32比特的数据，最后通过判断CRC的码长，将编码结果缩减到指定码长。

4.如权利要求3所述的向量处理器的通用CRC并行计算部件，其中，所述子块编码数据合并单元还包括码长适配模块，其由3级位异或单元组成，第一级可将输入的32比特数据按照前后分割为2段16比特数据，通过异或后得到16比特结果；第二级可将第一级产生的16比特数据按照前后分割为2段8比特数据，通过异或后得到8比特结果；第三级可将输入的8比特数据按照前后分割为2段4比特数据，通过异或后得到4比特结果；待所有数据生成完毕后，通过选择电路将对应码长的编码数据输出，此数据即为预备数据块编码数据。

5.如权利要求1所述的向量处理器的通用CRC并行计算部件，其适用于32、16、8、4码长的CRC编码。

6.一种适用于向量处理器的通用CRC并行计算方法，其包括：

步骤1、根据CRC生成多项式生成各子数据块对应的编码系数矩阵，并配置到CRC并行计算部件中；

步骤2、将待编码数据按照512比特长度分割为N个预备数据块；

步骤3、将预备数据块按照32比特长度分割为16个子数据块，并通过16个独立的子数据块编码器同时计算出16个子数据块CRC编码结果；

步骤4、将16个子数据块CRC编码进行合并，得到预备数据块编码结果；

步骤5、将预备数据块编码结果与下一个预备数据块低32位子数据块进行异或；

步骤6、重复步骤3-5，直到将所有预备数据块计算完毕，即得到待编码数据的CRC编码结果。

7.如权利要求6所述的方法，其中，步骤1中编码系数矩阵由生成多项式预先计算得到。