[发明专利]数据处理方法和装置

说明书

技术领域

本发明涉及时序逻辑电路领域，具体而言，涉及一种数据处理方法和装置。

背景技术

现有的数据信号的跨时钟域传输的方案中，通常会使用一个时钟信号的跳变沿去采集与另一个时钟信号对应的数据信号，以得到与前一时钟信号对应的数据信号。然而在这种方案中，数据信号在跨时钟域传输的传输路径上的时序裕度是无法控制且不确定的，其时序裕度可以在一种情形下较大，也可以在另一种情形下较小，而当时序裕度较小时，由于作为采集对象的数据信号更新后的值的持续时间较短，其数据状态相对并不稳定，因此采集得到的数据也并不准确，从而影响了数据信号的跨时钟域传输的可靠性。换而言之，现有方案无法保证满足对时序裕度的要求，而其原因则可以归结为由于采集内存读数据时在跨时钟域传输路径上的时序裕度不足造成的无法正确采集的问题。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种数据处理方法和装置，以至少解决由于采集内存读数据时在跨时钟域传输路径上的时序裕度不足造成的无法正确采集的技术问题。

根据本发明实施例的一个方面，提供了一种数据处理方式，包括：获取第一数据信号、第一时钟信号和第二时钟信号，其中，第一数据信号与第一时钟信号对应，第一时钟信号的时钟周期与第二时钟信号的时钟周期相同；根据上述第一时钟信号生成周期变化的第一地址信号，并根据上述第一时钟信号将上述第一数据信号写入到第一存储区中与上述第一地址信号对应的存储地址；若上述第一时钟信号相对于上述第二时钟信号的相位差位于第一预设区间内，则使用上述第二时钟信号的上升沿采集上述第一地址信号以生成第二地址信号，并根据上述第二时钟信号从上述第一存储区中与上述第二地址信号对应的存储地址读出数据；若上述第一时钟信号相对于上述第二时钟信号的相位差位于第二预设区间内，则使用上述第二时钟信号的下降沿采集上述第一地址信号以生成第三地址信号，并根据上述第二时钟信号从上述第一存储区中与上述第三地址信号对应的存储地址读出数据；将读出的数据作为第二数据信号。

根据本发明实施例的另一方面，还提供了一种数据处理方法，包括：获取内存控制器对应的系统时钟信号，获取由多个内存芯片中的每一个返回的读数据信号和读数据选通信号，并对上述读数据选通信号进行延时；根据如权利要求1至4中任一项上述的数据处理方法对上述多个内存芯片中的每一个对应的读数据信号进行处理，并将从第一存储区、或者第一存储区和第二存储区中读出的数据作为采集到的内存读数据，其中，第一数据信号为上述读数据信号，第一时钟信号为延时后的读数据选通信号，第二时钟信号为上述系统时钟信号；对采集到的上述多个内存芯片中的每一个对应的上述内存读数据进行同步，并将同步后的内存读数据发送给内存控制器。

根据本发明实施例的又一方面，还提供了一种数据处理装置，包括：第一地址生成电路，包括第一触发输入端和第一地址输出端，其中，上述第一地址生成电路用于根据从上述第一触发输入端输入的第一时钟信号生成周期变化的第一地址信号，并从上述第一地址输出端输出上述第一地址信号；第二地址生成电路，包括第二触发输入端、第三触发输入端、第一地址输入端和第二地址输出端，上述第一地址输入端直接或间接连接上述第一地址输出端，其中，上述第二地址生成电路用于在从上述第二触发输入端输入的上述第一时钟信号相对于从上述第三触发输入端输入的第二时钟信号的相位差位于第一预设区间内时，使用上述第二时钟信号的上升沿采集上述第一地址信号以生成第二地址信号，并从上述第二地址输出端输出上述第二地址信号，在上述第一时钟信号相对于上述第二时钟信号的相位差位于第二预设区间内时，使用上述第二时钟信号的下降沿采集上述第一地址信号以生成第三地址信号，并从上述第二地址输出端输出上述第三地址信号；第一存储电路，包括第四触发输入端、第二地址输入端、第三地址输入端、第一数据输入端和第一数据输出端，上述第二地址输入端连接上述第一地址输出端，上述第三地址输入端连接上述第二地址输出端，其中，上述第一存储电路用于根据从上述第四触发输入端输入的上述第一时钟信号将从上述第一数据输入端输入的上述第一数据信号写入到第一存储区中与上述第一地址信号对应的存储地址，以及根据上述第二时钟信号从上述第一存储区中与上述第二地址信号或上述第三地址信号对应的存储地址读出数据，并将读出的数据从上述第一数据输出端输出。