[发明专利]处理器及数据处理方法

说明书

技术领域

本发明涉及计算机领域，尤其涉及一种处理器及数据处理方法。

背景技术

高性能计算处理器在高性能计算过程中，寄存器堆和二级缓存（cache）之间可以通过直接内存存取(Direct Memory Access，简称：DMA)模块进行数据搬移。通过该DMA模块在二次缓存上操作，其读写速度很快，但如果发生数据在二级缓存上没命中情况，则根据图1所示的数据通路，现有技术需要将先从内存中读取数据存入二级缓存中，DMA再通过二级缓存读取所需数据。

但是，采用这种方式，会导致处理器高性能计算部分因等待数据准备而使计算效率大大降低。并且由于高性能计算一般数据规模都很大，加之系统其他进程影响，二级缓存不命中的场景会频繁发生，即出现“供不上数”。会进一步造成处理器计算单元出现“饥饿”的现象，降低了处理器的计算效率。

发明内容

本发明提供一种处理器及数据处理方法，用于提高处理器处理高性能数据的效率。

本发明的第一个方面是提供一种处理器，包括：外部直接内存存取DMA模块、内部直接内存存取DMA模块、内存、寄存器堆；

其中，所述第一DMA模块分别与所述内存、访存加速区相连，所述第二DMA模块分别与所述访存加速区、所述寄存器堆相连；

所述第一DMA模块，用于在所述访存加速区与所述内存之间进行数据搬移；

所述第二DMA模块，用于在所述访存加速区与寄存器堆之间进行数据搬移；

所述访存加速区为所述内存中的锁定地址区，所述访存加速区，用于存储所述第一DMA模块和所述第二DMA模块进行读写的数据。

结合第一个方面，在第一种可能的实现方式中，所述第一DMA模块，具体用于将从所述内存中的非锁定地址区读取到的数据写入所述访存加速区；或者，

所述第一DMA模块，具体用于将从所述访存加速区中读取到的数据写入所述内存中的非锁定地址区；

所述第二DMA模块，具体用于将从所述寄存器堆中读取到的数据写入所述访存加速区；或者，

所述第二DMA模块，具体用于将从所述访存加速区中读取到的数据写入所述寄存器。

结合第一个方面或第一个方面的第一种可能的实现方式，在第二种可能的实现方式中，所述访存加速区划分为至少两个第一子空间，所述寄存器堆划分为至少两个第二子空间；

所述第二DMA模块，具体用于采用乒乓模式在所述至少两个第一子空间与所述至少两个第二子空间进行数据搬移。

结合第一个方面的第二种可能的实现方式，在第三种可能的实现方式中，所述内存具有至少6Gbit的连续物理地址空间，以使所述第一DMA模块从所述连续物理地址空间整段读取数据。

本发明的第二个方面是提供一种数据处理方法，应用于一处理器，所述处理器包括第一直接内存存取DMA模块、第二直接内存存取DMA模块、内存以及寄存器堆，所述数据处理方法包括：

所述第一DMA模块在访存加速区与所述内存之间进行数据搬移；

所述第二DMA模块在所述访存加速区与所述寄存器堆之间进行数据搬移；

所述访存加速区为所述内存中的锁定地址区，所述访存加速区用于存储所述第一DMA模块和所述第二DMA模块进行读写的数据。

结合第一个方面，在第一种可能的实现方式中，所述第一DMA模块在所述访存加速区与所述内存之间进行数据搬移，包括：

所述第一DMA模块将从所述内存中的非锁定地址区读取到的数据写入所述访存加速区；或者，

所述第一DMA模块将从所述访存加速区中读取到的数据写入所述内存中的非锁定地址区；

所述第二DMA模块在所述访存加速区与所述寄存器堆之间进行数据搬移，包括：

所述第二DMA模块将从所述寄存器堆中读取到的数据写入所述访存加速区；或者，

所述第二DMA模块将从所述访存加速区中读取到的数据写入所述寄存器。

结合第二个方面或第二个方面的第一种可能的实现方式，在第二种可能的实现方式中，所述访存加速区划分为至少两个第一子空间，所述寄存器堆划分为至少两个第二子空间；

所述第二DMA模块采用乒乓模式在所述至少两个第一子空间与所述至少两个第二子空间进行数据搬移。

结合第二个方面的第二种可能的实现方式，在第三种可能的实现方式中，所述内存具有至少6Gbit的连续物理地址空间，以使所述第一DMA模块从所述连续物理地址空间整段读取数据。