[发明专利]栅极驱动电路、方法、阵列基板行驱动电路和显示装置有效

专利信息
申请号: 201310745360.X 申请日: 2013-12-30
公开(公告)号: CN103714781A 公开(公告)日: 2014-04-09
发明(设计)人: 曹昆;吴仲远;段立业 申请(专利权)人: 京东方科技集团股份有限公司
主分类号: G09G3/32 分类号: G09G3/32
代理公司: 北京银龙知识产权代理有限公司 11243 代理人: 许静;黄灿
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 栅极 驱动 电路 方法 阵列 基板行 显示装置
【说明书】:

技术领域

发明涉及显示技术领域,尤其涉及一种栅极驱动电路、方法、阵列基板行驱动电路和显示装置。

背景技术

现有技术中没有提供能够为OLED(有机发光二极管,Organic Light-Emitting Diode)显示面板像素提供Vth(阈值电压)补偿的GOA(Gate on array,阵列基板行驱动,直接将栅极驱动电路制作在阵列基板上)电路,而仅提供了以单纯具有Vth补偿功能的像素设计或单脉冲的GOA电路。

由于OLED像素设计多采用电流控制型,因此整个OLED显示面板内的Vth不均一和长期工作后产生的Vth Shift(漂移)会降低OLED显示面板显示的均匀性。为了提高OLED显示面板的工艺集成度,同时降低成本,采用集成栅极驱动技术是未来的发展趋势。但是OLED的Vth补偿像素设计需要外围驱动电路与之相配合,因此对GOA提出了更高的要求。

发明内容

本发明的主要目的在于提供一种栅极驱动电路、方法、阵列基板行驱动电路和显示装置,以同时补偿像素阈值电压和驱动像素,提高集成度。

为了达到上述目的,本发明提供了一种栅极驱动电路,与一行像素单元连接,该行像素单元包括相互连接的行像素驱动模块和发光元件;所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块;所述补偿模块接入栅极扫描信号;所述驱动模块接入驱动控制信号和驱动电平;所述栅极驱动电路包括:

行像素控制单元,用于为所述补偿模块提供所述栅极扫描信号,为所述驱动模块提供所述驱动电平,以控制该补偿模块补偿该驱动晶体管的阈值电压;

以及,驱动控制单元,用于为所述驱动模块提供所述驱动控制信号,以控制所述驱动模块驱动所述发光元件。

实施时,所述行像素控制单元包括:

所述行像素控制单元包括第一起始信号输入端、第一控制时钟输入端、第二控制时钟输入端、复位信号输入端、输入时钟端、进位信号输出端、切断控制信号输出端、输出电平端、输出电平下拉控制端和栅极扫描信号输出端;

所述行像素控制单元还包括:

第一上拉节点电位拉升模块,用于当第一控制时钟信号和第一起始信号为高电平时,将第一上拉节点的电位拉升为高电平;

第一存储电容,连接于所述第一上拉节点和所述进位信号输出端之间;

第一上拉节点电位拉低模块,用于当第一下拉节点的电位或第二下拉节点的电位为高电平时,将第一上拉节点的电位拉低为第一低电平;

第一控制时钟开关,用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端与第一下拉节点的连接;

第二控制时钟开关,用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端与第二下拉节点的连接;

第一下拉节点电位拉低模块,用于当所述第一上拉节点的电位或所述第二下拉节点的电位为高电平时,将所述第一下拉节点的电位拉低为第一低电平;

第二下拉节点电位拉低模块,与所述复位信号输入端连接,用于当所述第一上拉节点的电位或所述第一下拉节点的电位为高电平时,将所述第二下拉节点的电位拉低为第一低电平;

进位控制模块,用于当所述第一上拉节点的电位为高电平时,导通所述进位信号输出端与所述第二控制时钟输入端之间的连接;

第一进位信号下拉模块,用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时,将进位信号的电位拉低为第一低电平;

第一切断控制模块,用于当所述第一上拉节点的电位为高电平时,导通所述第二控制时钟输入端与所述切断控制信号输出端之间的连接,当所述第一下拉节点的电位或第二下拉节点的电位为高电平时,导通所述切断控制信号输出端与第二低电平输出端之间的连接;

第一反馈模块,用于当所述进位信号为高电平时,将切断控制信号传送至所述第一上拉节点电位拉升模块和所述第一上拉节点电位拉低模块;

栅极扫描信号控制模块,用于当所述第一上拉节点的电位为高电平时,导通所述第二控制时钟输入端与所述栅极扫描信号输出端之间的连接;

输入时钟开关,用于当所述第一上拉节点的电位为高电平时,导通所述输入时钟端与所述输出电平下拉控制端之间的连接;

栅极扫描信号下拉模块,用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时,将栅极扫描信号的电位拉低为第二低电平;

输出电平下拉控制模块,用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时,将所述输出电平下拉控制端的电位拉低为第二低电平;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310745360.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top